memory T cellsとは 意味・読み方・使い方

Killer CD8+memory T cells play an important role for tuberculous infection protection, and the proliferation and maintenance of the CD8+killer cells are most important for a tuberculous infection protection mechanism.例文帳に追加

キラーCD8+記憶T細胞は、結核感染防御に重要な役割を担っており、結核症の感染防御機構には、CD8+キラー細胞の増殖、維持が最も重要とされる。 - 特許庁

It is assumed that IL-15 not only acts as a factor for proliferating NK cells, NKT cells and γδ type intestinal epithelial lymphocytes which bear an early induction reaction but also plays an important role for the maintenance of memory type CD8+T cells.例文帳に追加

IL-15は早期誘導反応を担うNK細胞、NKT細胞およびγδ型腸管上皮間リンパ球増殖因子と働くのみならず、メモリー型CD8+T細胞の維持に重要な役割を担うと考えられる。 - 特許庁

A memory device comprises a memory cell array 1 in which the resistance change type memory cells M are arranged in a matrix, word lines W_1 to W_m, bit lines B_1 to B_n, plate electrode lines P_1 to P_n, and a transistor T.例文帳に追加

メモリ装置は、抵抗変化型のメモリセルＭがマトリックス状に配置されたメモリセルアレイ１と、ワード線Ｗ_1〜Ｗ_mと、ビット線Ｂ_1〜Ｂ_nと、プレート電極線Ｐ_1〜Ｐ_nと、トランジスタＴとを有する。 - 特許庁

The selection transistor SQ is put into a conductive state during a pulse time T when data is read out from the memory cells MC1 to MC4, and it is put into a non-conductive state after elapse of the pulse time T.例文帳に追加

選択トランジスタＳＱは、メモリセルＭＣ１ないしＭＣ４からデータを読み出す際にパルス時間Ｔの間導通状態とされ、パルス時間Ｔの経過後に非導通状態とされる。 - 特許庁

A comparative analysis of gene expression arrays from antigen-specific CD4+T cells differentiating to either an effector/memory or a regulatory phenotype reveals Treg selective expression of LAG-3 (CD223), a CD4-related molecule that binds MHC class II.例文帳に追加

エフェクター／メモリーまたは調節性の表現型のいずれかに分化する抗原特異的なCD4+T細胞からの遺伝子発現アレイの比較解析により、MHCクラスII組織に結合するCD4関連分子のLAG-3（CD223）のTreg選択的な発現。 - 特許庁

Methods of vaccination to prevent virus-associated diseases generally result in an increase of virus-specific memory T cells that provide or restore host immunity and result in control of the virus-associated disease process.例文帳に追加

ウイルス関連疾患を予防するためのワクチン接種方法であって、一般的に、宿主免疫を提供するか回復させるウイルス特異的メモリーＴ細胞を増加させ、前記ウイルス関連疾患プロセスを制御する、方法。 - 特許庁

Cell blocks MCB0, MCB1 constituted by connecting in series plural memory cells MC in which a ferroelectric capacitor C and a cell transistor T are connected in parallel between terminals N1 and N2 is formed along a pair of bit lines BBL, BL.例文帳に追加

強誘電体キャパシタＣとセルトランジスタＴを並列接続してなるメモリセルＭＣを端子Ｎ１，Ｎ２の間に複数個直列接続して構成されたセルブロックＭＣＢ０，ＭＣＢ１が対をなすビット線ＢＢＬ，ＢＬに沿って形成される。 - 特許庁