A fetch flag indicating whether fetch processing is being executed or not and information for specifying an entry of the miss information storing table 21 are stored in each entry of the cache memory 11.例文帳に追加

キャッシュメモリ１の各エントリにはフェッチ処理中であるかどうかを示すフェッチフラグと、ミス情報保持テーブル２１のエントリを特定する情報とを保持している。 - 特許庁

A plurality of complete miss announcing patterns (an announcing pattern A112 and an announcing pattern B114) are set under a specific retention state in which the fluctuating display information acquired by the entry of the Pachinko ball into the starting winning port 12 is retained by at least a fixed number of the information pieces thereof; and a complete miss is announced according to selected one of the complete miss announcing patterns.例文帳に追加

パチンコ球の始動入賞口１２への入賞によって取得された変動表示情報が一定数以上保留された特定保留状態下における完全ハズレ報知パターンを複数（報知パターンＡ１１２と報知パターンＢ１１４）設定し、それら複数の完全ハズレ報知パターンのうち選択された一つの完全ハズレ報知パターンに基づいて完全ハズレを報知するようにした。 - 特許庁

When the memory directory entry is to be considered invalid after the access by the time base signal, an attempt of any address translation using the memory directory entry also causes a cache miss.例文帳に追加

当該メモリ・ディレクトリ・エントリがタイム・ベース信号によるアクセスの後に無効であると見なすべきであれば、当該メモリ・ディレクトリ・エントリを使用する、如何なるアドレス変換の試みもキャッシュ・ミスを生じさせることになろう。 - 特許庁

When it is determined that the target data of the load instruction held in the entry of the instruction port 210 has been transferred after a cache miss of the target data, a second determination section 215A validates a second flag (RIF).例文帳に追加

命令ポート２１０のエントリに保持されたロード命令の対象データについてキャッシュミスした後に対象データが転送されてきたと判定した場合、第２判定部２１５Ａは第２フラグ（ＲＩＦ）を有効化する。 - 特許庁

When the previous miss signal 38 is given, the replacement control circuit 24 carries out increment of the address 4 and reads out data of the following entry from the external memory device 3 so as to store them in the pre-fetch buffer 25.例文帳に追加

置換制御回路２４は先行ミス信号３８が与えられると、アドレス４をインクリメントし、外部メモリ装置３から次のエントリーのデータを読み出し、プリフェッチバッファ２５へ格納する。 - 特許庁