mos transistor capacitanceとは 意味・読み方・使い方

To miniaturize a vertical MOS transistor and to reduce the parasitic resistance and the parasitic capacitance increased by the miniaturization.例文帳に追加

縦型ＭＯＳトランジスタの小型化、それに伴い増加する寄生抵抗、寄生容量の低減。 - 特許庁

Therefore, the junction capacitance of the MOS transistor can be reduced, because a source region and a drain region having required concentrations and depths can be formed in the N-type MOS transistor region of the substrate 1.例文帳に追加

したがって、Ｎ型ＭＯＳトランジスタ領域には必要な濃度及び深さのソース及びドレイン領域を形成でき、接合容量の低減を図ることができる。 - 特許庁

To reduce the gate resistance and the gate/drain capacitance simultaneously, in an MOS transistor of multi-fingered gate structure.例文帳に追加

多フィンガーゲート構造のＭＯＳトランジスタにおいて、ゲート抵抗とゲート・ドレイン間容量を、同時に低減する。 - 特許庁

To prevent generation of a punch-through in a MOS transistor and also to reduce junction capacitance of a source layer and a drain layer.例文帳に追加

ＭＯＳトランジスタのパンチスルーを防止すると共に、ソース層及びドレイン層の有する接合容量を低減する。 - 特許庁

The light-receiving transistor Tr21 and the holding capacitance element C1 are each formed by a MOS (Metal Oxide Semiconductor) type structure.例文帳に追加

受光用トランジスタＴｒ２１および保持容量素子Ｃ１はそれぞれ、ＭＯＳ型構造により形成されている。 - 特許庁

To provide a MOS transistor which can reduce gate overlap capacitance while not reducing a drive current thereof.例文帳に追加

ＭＯＳトランジスタの駆動電流は減少させず、ゲートオーバーラップキャパシタンスを低減できるＭＯＳトランジスタを提供する。 - 特許庁

A capacitance element 107 is connected to a terminal 202 of the delay circuit 100 via a P-channel MOS transistor 105.例文帳に追加

遅延回路１００の端子２０２に、Ｐチャネル型ＭＯＳトランジスタ１０５を介して容量素子１０７を接続する。 - 特許庁

In a boosting potential generating circuit provided with a capacitive MOS transistor and a transfer MOS transistor and used for a DRAM comprising memory cells, a boosting potential generating circuit of small area and large capacitance can be realized by making a gate insulation film of the capacitive MOS transistor a thinner film than a gate insulation film of a MOS transistor constituting a memory cell.例文帳に追加

容量ＭＯＳトランジスタとトランスファＭＯＳトランジスタとを備え、メモリセルを含むＤＲＡＭに使用される昇圧電位発生回路において、容量ＭＯＳトランジスタのゲート絶縁膜を、メモリセルを構成するＭＯＳトランジスタのゲート絶縁膜の膜厚よりも薄い膜厚にすることにより、小面積で大容量の昇圧電位発生回路を実現する。 - 特許庁