p-MISとは 意味・読み方・使い方

A p-type well PW is formed with common use of an n-channel low voltage resistance MIS in a low voltage resistance MIS region, and a well of an n-channel low voltage resistance MIS in an intermediate voltage resistance MIS region.例文帳に追加

低耐圧ＭＩＳ領域のＮチャネル型の低耐圧ＭＩＳと中耐圧ＭＩＳ領域のＮチャネル型の低耐圧ＭＩＳのウエルを共用化し、Ｐ型ウエルＰＷとする。 - 特許庁

And the thickness of the gate insulating film of the n-type MIS transistor is thicker than that of the p-type MIS transistor.例文帳に追加

そして、このＮ型ＭＩＳトランジスタのゲート絶縁膜はＰ型ＭＩＳトランジスタのゲート絶縁膜よりも厚い。 - 特許庁

In the same way, an n-type well NW is formed with common use of a p-channel low voltage resistance MIS and a well of a p-channel low voltage resistance MIS.例文帳に追加

同様に、Ｐチャネル型の低耐圧ＭＩＳとＰチャネル型の低耐圧ＭＩＳのウエルを共用化し、Ｎ型ウエルＮＷとする。 - 特許庁

A MIS region is formed to part of a p-Si layer 2, and a MOSFET is formed by applying an ordinary silicon process to the MIS region.例文帳に追加

ｐ−Ｓｉ層２の一部をＭＩＳ領域とし、そこに通常のシリコンプロセスによりＭＯＳＦＥＴを作製する。 - 特許庁

To actualize an n-type, a p-type MIS transistor having a low threshold voltage by increasing the effective work function of the p-type MIS transistor, while suppressing thickening of the converted film thickness of an oxide film of a gate insulating film of the p-type MIS transistor.例文帳に追加

ｐ型ＭＩＳトランジスタのゲート絶縁膜の酸化膜換算膜厚の厚膜化を抑制しつつ、ｐ型ＭＩＳトランジスタの実効仕事関数を増加させて、低閾値電圧を有するｎ型，ｐ型ＭＩＳトランジスタを実現する。 - 特許庁

To easily achieve a semiconductor device including complementary type MIS transistors having improved characteristics of a p-type MIS transistor and an n-type MIS transistor.例文帳に追加

ｐ型ＭＩＳトランジスタ及びｎ型ＭＩＳトランジスタの特性を向上した相補型ＭＩＳトランジスタを備えた半導体装置を容易に実現できるようにする。 - 特許庁

To acquire a drain current of a p-type MIS transistor and to decrease a leakage current of a gate insulating film of an n-type MIS transistor.例文帳に追加

Ｐ型ＭＩＳトランジスタのドレイン電流を確保し、かつＮ型ＭＩＳトランジスタのゲート絶縁膜のリーク電流を低下する。 - 特許庁

To obtain a semiconductor device comprising a low resistance p-type MIS element, a low resistance n-type MIS element, and a high resistance MIS element wherein off leak current can be suppressed easily in these MIS elements; and to provide its manufacturing method.例文帳に追加

低抵抗Ｐ型ＭＩＳ素子、低抵抗Ｎ型ＭＩＳ素子、および高抵抗ＭＩＳ素子を備え、これらのＭＩＳ素子でのオフリーク電流を抑え易い半導体装置、およびその製造方法を得ること。 - 特許庁