phase logicとは 意味・読み方・使い方

To provide phase-error combination logic for a multi-channel data detection system with a phase locked loop for each channel.例文帳に追加

各チャネル用のフェーズ・ロック・ループを有するマルチチャネル・データ検出システムの位相エラー組み合わせ論理を提供することにある。 - 特許庁

The logic component is operable to compare the phase of the first signal with the phase of the second signal.例文帳に追加

ロジックコンポーネントは、第１の信号の位相を第２の信号の位相と比較するように動作可能である。 - 特許庁

A logic circuit 11 outputs an on/off-signal of a self-extinguishing switching element of the three-phase bridge circuit 8 on the basis of the PWM signal of each phase and its logic inversion signal via a gate circuit 7.例文帳に追加

論理回路１１は、各相のＰＷＭ信号及びその論理反転信号をもとに三相ブリッジ回路８の自己消弧形スイッチング素子のオン／オフ信号をゲート回路７を介して出力する。 - 特許庁

The stuck lock detector is a logic circuit utilizing an output signal of a phase detector and one of the delayed clocks, and causes the phase detector to be reset depending on a result of a logic operation.例文帳に追加

スタックロック検出器は位相検出器の出力信号と前記遅延クロックのうち１つを利用した論理回路であり、論理演算の結果で位相検出器をリセットさせる。 - 特許庁

The phase-error combination logic comprises receiving phase error information with respect to each channel; combination logic configured to combine the received phase error information and generate a combined phase error; and a phase-error output configured to apply the combined phase error to at least one channel phase locked loop.例文帳に追加

この位相エラー組み合わせ論理は、各チャネルに関する位相エラー情報を受信することと、受信位相エラー情報を結合し、結合された位相エラーを生成するように構成された組み合わせ論理と、結合された位相エラーを少なくとも１つのチャネル・フェーズ・ロック・ループに適用するように構成された位相エラー出力とを含む。 - 特許庁

The drive logic block controls the switch in a closed loop dimming control when the phase angle is less than or equal to a phase threshold and controls the switch in an open loop dimming control when the phase angle is greater than the phase threshold.例文帳に追加

駆動論理ブロックは、位相角が位相しきい値以下である場合に閉ループ調光制御でスイッチを制御し、位相角が位相しきい値より大きい場合に開ループ調光制御でスイッチを制御する。 - 特許庁

To provide a PLL(phase locked loop) circuit that detects a steady-state phase error with a simple logic so as to automatically correct the error without the need for a steady-state phase error correction circuit of a complicated structure.例文帳に追加

本発明は、複雑な構造の定常位相誤差補正回路を使用せず、簡単なロジックで定常位相誤差を検出し、自動的に誤差を補正するＰＬＬ（フェーズロックドループ）回路を提供することを目的とする。 - 特許庁

To prevent the occurrence of an error in logic re-synthesis work, by shortening logic re-synthesis time, in a change and a correction in a function/logic design phase of an LSI becoming enormous in a hierarchical structure in a net list due to an increase in a scale and a speed.例文帳に追加

大規模化高速化が進みネットリストでの階層構造が膨大となるＬＳＩの、機能・論理設計フェーズでの変更修正において、再論理合成の時間を短くし、かつ、再論理合成作業での誤りの発生を防ぐ。 - 特許庁