「phase logic」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The encryption coprocessor includes a two-wire/two-phase coding circuit (20), and a two-wire/two-phase system combination logic circuit (22) having a plurality of two-wire/two-phase system logic circuits (70).例文帳に追加

暗号コプロセッサは、２線２相符号化回路（２０）と、複数の２線２相式論理回路（７０）を有する２線２相式組合せ論理回路（２２）とを備える。 - 特許庁

RELATIONAL DATABASE SEARCH PROCESSING METHOD USING SET, PHASE AND SYMBOLIC LOGIC例文帳に追加

集合と位相と記号論理によるリレーショナル・データベース検索処理方法 - 特許庁

To provide phase-error combination logic for a multi-channel data detection system with a phase locked loop for each channel.例文帳に追加

各チャネル用のフェーズ・ロック・ループを有するマルチチャネル・データ検出システムの位相エラー組み合わせ論理を提供することにある。 - 特許庁

The logic component is operable to compare the phase of the first signal with the phase of the second signal.例文帳に追加

ロジックコンポーネントは、第１の信号の位相を第２の信号の位相と比較するように動作可能である。 - 特許庁

A logic circuit 11 outputs an on/off-signal of a self-extinguishing switching element of the three-phase bridge circuit 8 on the basis of the PWM signal of each phase and its logic inversion signal via a gate circuit 7.例文帳に追加

論理回路１１は、各相のＰＷＭ信号及びその論理反転信号をもとに三相ブリッジ回路８の自己消弧形スイッチング素子のオン／オフ信号をゲート回路７を介して出力する。 - 特許庁

The stuck lock detector is a logic circuit utilizing an output signal of a phase detector and one of the delayed clocks, and causes the phase detector to be reset depending on a result of a logic operation.例文帳に追加

スタックロック検出器は位相検出器の出力信号と前記遅延クロックのうち１つを利用した論理回路であり、論理演算の結果で位相検出器をリセットさせる。 - 特許庁

The phase-error combination logic comprises receiving phase error information with respect to each channel; combination logic configured to combine the received phase error information and generate a combined phase error; and a phase-error output configured to apply the combined phase error to at least one channel phase locked loop.例文帳に追加

この位相エラー組み合わせ論理は、各チャネルに関する位相エラー情報を受信することと、受信位相エラー情報を結合し、結合された位相エラーを生成するように構成された組み合わせ論理と、結合された位相エラーを少なくとも１つのチャネル・フェーズ・ロック・ループに適用するように構成された位相エラー出力とを含む。 - 特許庁

The drive logic block controls the switch in a closed loop dimming control when the phase angle is less than or equal to a phase threshold and controls the switch in an open loop dimming control when the phase angle is greater than the phase threshold.例文帳に追加

駆動論理ブロックは、位相角が位相しきい値以下である場合に閉ループ調光制御でスイッチを制御し、位相角が位相しきい値より大きい場合に開ループ調光制御でスイッチを制御する。 - 特許庁

To provide a PLL(phase locked loop) circuit that detects a steady-state phase error with a simple logic so as to automatically correct the error without the need for a steady-state phase error correction circuit of a complicated structure.例文帳に追加

本発明は、複雑な構造の定常位相誤差補正回路を使用せず、簡単なロジックで定常位相誤差を検出し、自動的に誤差を補正するＰＬＬ（フェーズロックドループ）回路を提供することを目的とする。 - 特許庁

To prevent the occurrence of an error in logic re-synthesis work, by shortening logic re-synthesis time, in a change and a correction in a function/logic design phase of an LSI becoming enormous in a hierarchical structure in a net list due to an increase in a scale and a speed.例文帳に追加

大規模化高速化が進みネットリストでの階層構造が膨大となるＬＳＩの、機能・論理設計フェーズでの変更修正において、再論理合成の時間を短くし、かつ、再論理合成作業での誤りの発生を防ぐ。 - 特許庁

To shorten a time required for logic re-synthesis and to prevent occurrence of an error during logic re-synthesis operation when a change and a correction in a function/logic design phase are carried out on an LSI with an enormous hierarchy structure in a net list due to increase in scale and speed.例文帳に追加

大規模化高速化が進みネットリストでの階層構造が膨大となるＬＳＩの、機能・論理設計フェーズでの変更修正において、再論理合成の時間を短くし、かつ、再論理合成作業での誤りの発生を防ぐ。 - 特許庁

A control section 12 receives a logic level of a prescribed upper limit phase and that of a prescribed lower limit phase discriminated by the level discrimination section 11, calculates an intermediate phase between the upper limit phase and the lower limit phase, and selects the upper limit phase or the lower limit phase at which the pulse signal S-OUT has a level different from the level at the intermediate phase.例文帳に追加

制御部１２では、所定の上限位相と下限位相の論理レベルが上記レベル判定部１１に判定され、さらに上限位相と下限位相との間の中間位相が計算され、上限位相と下限位相のうち、パルス信号Ｓ−ＯＵＴが中間位相と異なるレベルを有する位相が選択される。 - 特許庁

When the transparent region PZ of the mobile object 21 moves corresponding to one pitch P, the output signal OUT2 of a second logic operation section 26b becomes one lagging behind the output signal OUT1 of a first logic operation section 26a by a 45° phase angle.例文帳に追加

移動体２１の透光領域ＰＺが１ピッチＰ分だけ移動すると、第２論理演算部２６bの出力信号ＯＵＴ２は、第１論理演算部２６aの出力信号ＯＵＴ１に対して４５°の遅れ位相になる。 - 特許庁

To increase the operation speed between a macro and adjacent logic by suppressing the phase difference (delay) between a root clock and a CTS clock.例文帳に追加

ルートクロックとＣＴＳクロック間の位相差（遅延）を抑えて、マクロと隣接ロジック間の動作速度を向上させること。 - 特許庁

A control logic circuit 22 outputs the phase selection signals S1, S2 with contents in response to frequency setting data DF.例文帳に追加

制御論理回路２２は、周波数設定データＤＦに応じた内容の位相選択信号Ｓ１，Ｓ２を出力する。 - 特許庁

Logic circuits 10, 11 detect phase differences between the sample signal and the inverted sample signal to output error signals.例文帳に追加

論理回路10,11はサンプル信号と反転サンプル信号の位相差を検出して誤差信号を出力する。 - 特許庁

LOW VOLTAGE DIFFERENTIAL SIGNAL INTERFACE INCORPORATED WITH PHASE LOCKED LOOP CIRCUIT USED IN A PROGRAMMABLE LOGIC DEVICE例文帳に追加

プログラム可能なロジックデバイス内で使用するための位相ロックループ回路を組み込む低電圧差動信号インタフェース - 特許庁

To provide a system and a method for reducing influences of logic operation on a phase-locked loop (PLL) circuit.例文帳に追加

フェーズロックループ（ＰＬＬ）回路に対するロジックの動作の影響を弱めるためのシステム及び方法を提供する。 - 特許庁

In the functional phase 315, a functional operation including data propagation through a functional logic of the device during the test is performed.例文帳に追加

機能フェーズ３１５では、テスト中のデバイスの機能ロジックを通してデータを伝播することを含む、機能動作が行われる。 - 特許庁

Digital divider circuits and digital logic circuits are used to produce phase shifted variable pulse width control signals for the stages.例文帳に追加

ディジタル分周回路及びディジタル・ロジック回路は、ステージに対し、位相シフトされた可変パルス幅制御信号を生成するために用いられる。 - 特許庁

The clock signal generator is a flip-flop circuit, and a three-phase buffer may be used as the additional logic circuit.例文帳に追加

クロック信号生成器はフリップフロップであり、付加ロジック回路は三相バッファとすることもできる。 - 特許庁

To provide a method for designing a new phase shift mask with less dimensional change in a pattern even in a random logic pattern.例文帳に追加

ランダムロジックパターンにおいてもパターンの寸法変動が少ない新たな位相シフトマスクの設計方法を実現できるようにする。 - 特許庁

A controller for a dimming control circuit of a switching power supply includes a phase angle measurement block and a drive logic block.例文帳に追加

スイッチング電源の調光器回路のための制御装置は、位相角測定ブロックと、駆動論理ブロックとを備える。 - 特許庁

To provide a phase synchronous circuit which has a simple configuration with only a logic circuit and a generator using it.例文帳に追加

論理回路のみによる簡易な構成を有した位相同期回路およびこれを用いた発振装置を提供する。 - 特許庁

To provide frequency error combination logic for a multi-channel data detection system with a phase locked loop for each channel.例文帳に追加

各チャネル用のフェーズ・ロック・ループを有するマルチチャネル・データ検出システムの周波数エラー組み合わせ論理を提供することにある。 - 特許庁

Further, the advantage that there is no influence of process changes since the phase difference from the output signal of the VCO is controlled by a logic circuit is provided.例文帳に追加

またＶＣＯの出力信号に対する位相差を論理回路で制御するために工程変化の影響を受けないという長所がある。 - 特許庁

The logical state judging part 2 judges the logical state of each phase of 3-phase logic signal (0 or 1) that is inputted.例文帳に追加

論理状態判断部２は、入力される三相のロジック信号（０または１）における各相の論理状態を判断する。 - 特許庁

Consequently, the charging / discharging time of an output signal of logic circuits is reduced and stable phase comparison can be executed.例文帳に追加

これに伴い、論理回路の出力信号の充放電時間を短縮し、安定的な位相比較を実行することができる。 - 特許庁

The driving device controls the supply timing of exciting current to the winding of each phase at 30 degrees leading phase angle by a first logic at the time of the forward drive and by a second logic at the time of the reverse drive based on the position detection signals from each Hall ICs 23u-23w.例文帳に追加

駆動装置は、各ホールＩＣ２３ｕ〜２３ｗからの位置検出信号に基づいて、正転駆動時には第１の論理により、逆転駆動時には第２の論理により３０度の進み位相角で各相巻線への励磁電流の供給タイミングを制御する。 - 特許庁

To provide a configuration to prevent an operating current from increasing without any increase in cost even when a memory mixedly mounted logic chip mounted with a phase change memory and a logic circuit is configured such that the phase change element is disposed below lowest-layer wiring.例文帳に追加

相変化メモリとロジック回路とを搭載するメモリ混載ロジックチップにおいて、相変化素子を最下層配線よりも下に配設した構成においても、コストの増大をもたらさず、動作電流の増大も防止した構成を提供する。 - 特許庁

Switching logic, responsive to the phase states and a trajectory segment value σ, switches between positive and negative feedback gains to drive the phase states toward a current trajectory segment.例文帳に追加

切り替えロジックは、位相状態および軌道セグメント値σに応答して、正および負のフィードバックゲイン間で切り替わり、これにより位相状態を現在の軌道セグメントの方向に駆動する。 - 特許庁

The reception processing portion 1406 has a configuration containing a logic processing circuit for performing bit delay processing, in response to the determined result by the phase comparison circuit 1407 and the phase determination circuit 1408.例文帳に追加

受信処理部１４０６は、位相比較回路１４０７および位相判定回路１４０８による判定結果に対応してビット遅延処理を行う論理処理回路を含む構成を有する。 - 特許庁

The phase adjustment between the strobe signal and the internal state signal is performed by a measuring device such as a circuit on a printed board outside the system LSI or a logic analyzer, to thereby dispense with phase adjustment inside the LSI.例文帳に追加

ストローブ信号と内部状態信号の位相調整をシステムＬＳＩ外部のプリント基板上回路やロジックアナライザ等の測定器で行い、ＬＳＩ内部での位相調整を不要とする。 - 特許庁

The semiconductor optical amplifying element 38 gives such a phase shift to the probe light that the OOK signal light and logic-inverted data light have a relative phase difference π.例文帳に追加

半導体光増幅素子３８は、ＯＯＫ信号光と論理反転データ光とでは相対的にπの位相差がある位相シフトをプローブ光に与える。 - 特許庁

Further, a logic circuit is provided which generates a reset signal when the phase of the phase interpolation signal is determined with only one of the two input clock signal, the reset signal being capable of eliminating an influence of the other.例文帳に追加

また、２つの入力クロック信号のうち一方だけで位相補間信号の位相が決定される場合に他方の影響を排除することが可能なリセット信号を生成する論理回路を設けている。 - 特許庁

In other embodiments, a plurality of controllers are provided, and a controller is selected by a switching logic processor, or by phase-in and phase-out filters, based on the pressure feedback signal and other inputs.例文帳に追加

他の一実施形態では、コントローラが、複数備えられ、コントローラが、圧力ＦＢ信号等の入力に基づきフェーズイン及びフェーズアウトのフィルタ又はスイッチングロジックプロセッサにより選択される。 - 特許庁

The exemplary system 100 may also include a phase logic 160 that stores output signal phase data associated with computing, describing, and/or selecting an output signal.例文帳に追加

例示的なシステム100は、また、出力信号を計算し、記述し、及び／または、選択することに関連する出力信号の位相データを格納する位相ロジック160を備えることができる。 - 特許庁

The logic component is further configured to obtain an orientation of the first coil relative to the second coil based on a comparison of the phase of the first signal with the phase of the second signal.例文帳に追加

ロジックコンポーネントは、第１の信号の位相の第２の信号の位相との比較に基づいて第２のコイルに対する第１のコイルの方位を求めるようにさらに構成されている。 - 特許庁

A logic circuit 13 of a filter section 1 generates a phase forward signal PF and a phase delay signal PD from a lead signal/FU, a lag signal/PV and an output signal OUT of a VCO 2.例文帳に追加

フィルタ部１のロジック回路１３は、進み信号/PU 、遅れ信号/PV 及びＶＣＯ２の出力信号OUT から位相進み信号PF及び位相遅れ信号PDを生成する。 - 特許庁

To solve the problem such as erroneous connection due to a change of phase sequences or logic inversion or the like since encoder waveform definitions are different in an initial phase detector that has a function for detecting a magnetic pole position of a synchronous motor by a position detector so as to set an initial phase including the power-on time.例文帳に追加

同期電動機の磁極位置を位置検出器にて検出し、電源投入時を含む初期位相を設定する機能を有した初期位相検出装置においては、エンコーダ波形定義が異なっていることにより、相順の入れ替えや論理反転等しているため、誤接続などの問題を有している。 - 特許庁

On the basis of the phase comparing signal SPD, a control logic circuit 2 judges the advancement of the phase of the feedback clock RCLK relative to the input clock ICLK and controls a delay time DT of the VDL 1R so that the phase error of the input clock ICLK and the feedback clock RCLK can become zero.例文帳に追加

制御ロジック回路２は位相比較信号ＳＰＤに基づき、帰還クロックＲＣＬＫの入力クロックＩＣＬＫに対する位相の進み具合を判断し、入力クロックＩＣＬＫと帰還クロックＲＣＬＫとの位相誤差がゼロになるように、ＶＤＬ１Ｒの遅延時間ＤＴを制御する。 - 特許庁

Each of clock generating means 121-123 in a reception circuit 12 detects a phase difference between a received data signal and the received fastest clock signal, generates a phase information signal and selects a forward phase or a backward phase of the received fastest clock signal according to a logic level of the generated phase information signal, thereby generating a generation clock signal of a pseudo frequency of a data signal for retiming the data signal.例文帳に追加

受信回路１２内のクロック生成手段１２１〜１２３は、受信したデータ信号と受信した最速クロック信号との位相差を検出して位相情報信号を生成し、その位相情報信号の論理レベルに応じて、受信した最速クロック信号の正相又は逆相を選択することにより、データ信号をリタイミングするためのデータ信号の擬似的な周波数の生成クロック信号を生成する。 - 特許庁

A rewritable logic element configuring a phase detector and a phase adjustment device is connected to a clock signal and data signal input stage of a multiplexer circuit so as to detect a phase shift of a data signal with respect to a clock signal and adjust the phase in a way of absorbing the phase shift as a result thereby eliminating a bit error.例文帳に追加

マルチプレクサ回路のクロック信号およびデータ信号入力段に、位相検出器および位相調整器を書き換え可能な論理素子を接続することで、クロック信号に対するデータ信号の位相ずれを検出し、その結果に応じて位相ずれを吸収するように位相を調整し、ビット誤りを無くすことができる。 - 特許庁

The linking and logic are moved to the generation phase of a plurality of layers, and thereby a configuration logic file that is used by a simple program to assemble the plurality of layers for a visual interface is automatically generated at rendering.例文帳に追加

本発明は、リンク及び論理を複数のレイヤの生成フェーズに移動し、それによって、簡単なプログラムによって利用されて、視覚的なインタフェースのために複数のレイヤを組み立てることができる構成論理ファイルをレンダリングにおいて自動的に生成する。 - 特許庁

One exemplary system embodiment 100 includes a locked loop logic 110 (e.g., phase locked, delay locked) that may receive a reference clock signal 120, process the reference clock signal 120 into signals with different phases, and make those signals available to a selection logic 130.例文帳に追加

１つの例示的なシステムの実施形態100は、基準クロック信号120を受信し、基準クロック信号120を処理して異なる位相を有する信号にし、及び、それらの信号を選択ロジック130で利用可能にすることができる同期ループロジック110（例えば、位相同期、遅延同期）を備える。 - 特許庁