reset bitとは 意味・読み方・使い方

When the ENA1 reaches the 'H' level, a 2-bit counter is reset to have an output of '00'.例文帳に追加

ENA１が“H”レベルになると、２ビットカウンタはリセットされ、出力“００”となる。 - 特許庁

The reset generating circuit 12 generates the reset pulse according to a vertical synchronizing signal VS and a hardware reset signal CL outputs it to the 1-bit DAC 11.例文帳に追加

リセットパルス発生回路１２は、垂直同期信号ＶＳおよびハードウェアリセット信号ＣＬに基づき、リセットパルスを生成して１ビットDAC１１に出力する。 - 特許庁

During from this time to detection of transition of the next address by the reset control section 20, all reset transistors 2 hold an activation state, and reset bit lines BL0-BLn and dummy bit lines BLG.例文帳に追加

このときから、リセット制御部２０が次のアドレスの遷移を検出するまでの間、すべてのリセットトランジスタ２は活性化状態を保ち、ビット線ＢＬ０〜ＢＬｎ及びダミービット線ＢＬＧのリセットを行う。 - 特許庁

The reset bit resets the switch element processor to enable it to process and route the next data packet.例文帳に追加

リセット・ビットは、スイッチ素子プロセッサをリセットし、次のデータ・パケットを処理してルーティングさせる。 - 特許庁

A data processing system is configured using memories of various bit widths upon moving out of reset.例文帳に追加

種々のビット幅のメモリを用いて、リセット脱出時にデータ処理システムが構成される。 - 特許庁

The reset line 54 is related to a specific bit (bit Y) of an I/O register 65 and a given value is written to the specific bit to enable software resetting.例文帳に追加

また、リセットライン５４をＩ／Ｏレジスタ６５の特定ビット（ビットＹ）に関連づけておき、この特定ビットに所定の値を書き込むことによりソフトウェア的にリセット可能とした。 - 特許庁

A start mark 31 is turned to 15h(10101B) for which the data of 5 bits including a D4 bit are set and reset every other bit.例文帳に追加

スタートマーク３１は、Ｄ４ビットを含めた５ビットのデータが１ビット置きにセット及びリセットされた１５ｈ（１０１０１Ｂ）とされている。 - 特許庁

The semiconductor storage device includes a reset pulse-control circuit RSTCTL which applies a reset voltage Vreset to a selected bit line BL.例文帳に追加

半導体記憶装置は、選択ビット線ＢＬにリセット電圧Ｖｒｅｓｅｔを印加するリセットパルス制御回路ＲＳＴＣＴＬを備える。 - 特許庁