t4 cellとは 意味・読み方・使い方

Transistors T1 to T4 are provided to an upper-stage of a mixer circuit comprising the Gilbert cell circuit.例文帳に追加

ギルバートセル回路からなるミキサ回路の上段には、トランジスタＴ１〜Ｔ４が設けられている。 - 特許庁

Even in the case of burn-in test for which the test signal T4 becomes 'H' level, concerning a redundant row selector circuit 2, the word line selection inhibit signal RDE becomes 'L' level, a redundant cell and a normal cell are simultaneously selected and the burn-in test is performed at the same time.例文帳に追加

テスト信号T4が「H」レベルとなったバーンインテストの場合にも、冗長行選択回路2は、ワード線選択禁止信号RDEが「L」レベルとなり、冗長セルとノーマルセルとは一括して選択され、バーンインテストが同時に行われる。 - 特許庁

In the case of the cells C2, C3, C4, C5, etc., similarly to the case with the cell C1, they occupy the frequency for the present cell slots (times T2, T3, T4, T5, etc.), to conduct transmission/reception.例文帳に追加

セルＣ２，セルＣ３，セルＣ４，セルＣ５，…も、セルＣ１と同様、各々、自セルのスロット（時間Ｔ2，Ｔ3，Ｔ4，Ｔ5，…）で上記周波数を占有して送受信動作を行う。 - 特許庁

After that, the drain side select-gate line SGD is set to VSG3, 0 V is transferred to only a channel of a selection memory cell (time t4).例文帳に追加

この後、ドレイン側セレクトゲート線ＳＧＤが、ＶＳＧ３に設定され、選択メモリセルのチャネルのみに０Ｖが転送される（時刻ｔ４）。 - 特許庁

When a memory cell cell is not selected, a recover bar signal is low, NOR circuits 4, 5 are low, PMOS transistors T4, T5 are turned on, and bit lines BL, BL bar are pre-charged.例文帳に追加

メモリセルｃｅｌｌが選択されていない時、recover バー信号がローでＮＯＲ回路４、５がローになってＰＭＯＳトランジスタＴ４，Ｔ５がオンになり、ビット線ＢＬ，ＢＬバーをプリチャージする。 - 特許庁

When write voltage polarities of a liquid crystal cell are inverted every plural lines, in n-pieces of lines to be inverted in polarities, the drain line has to be charged and the rising of the drain line waveform becomes blunt (t3-t4).例文帳に追加

液晶セルの書き込み電圧極性を複数ライン毎に反転させた場合、極性が反転するｎラインではドレインラインの充電が必要となってドレインライン波形の立ち上がりが鈍る（ｔ３〜ｔ４）。 - 特許庁

Therefore, an output enable signal/VOE is defined as 'H' at the rising (t1) of a clock signal VCK, and writing the liquid crystal cell is made to start by keeping the gate line to 'L' which should intrinsically be 'H' and making the line to 'H' (t4) after an elapse of a prescribed time A.例文帳に追加

そこで、クロック信号ＶＣＫの立ち上がり（ｔ１）で出力イネーブル信号／ＶＯＥを“Ｈ”として、本来“Ｈ”になるはずのゲートラインを“Ｌ”にしたまま所定時間Ａが経過してから“Ｈ”として（ｔ４）液晶セルの書き込みを開始させる。 - 特許庁