variable-frequency clockとは 意味・読み方・使い方

Then, the frequency divider circuit unit 26 comprises a variable frequency divider circuit 24 that frequency-divides the internal clock LCLK with a predetermined variable frequency dividing number.例文帳に追加

そして、分周回路部２６が、変更可能な所定の分周数で内部クロックＬＣＬＫを分周する可変分周回路２４を備える。 - 特許庁

SYNCHRONIZATION SYSTEM AND SYNCHRONIZATION METHOD OF MULTIPLE VARIABLE-FREQUENCY CLOCK GENERATORS例文帳に追加

複数の可変周波数クロック発生器の同期システムおよび同期方法 - 特許庁

The data processor (26) which operates according to the clock signal, the data processor comprising a clock frequency variable means (30) which can change the frequency of the clock signal, and a clock frequency control means which uses the clock frequency variable means to control the frequency of the clock signal.例文帳に追加

クロック信号に従って動作するデータ処理装置（２６）であって、前記クロック信号の周波数を可変とするクロック周波数可変手段（３０）と、前記クロック周波数可変手段を用いて、前記クロック信号の周波数の制御を行うクロック周波数制御手段とを有することを特徴とする。 - 特許庁

To provide a variable frequency divider circuit that is synchronized with an input reference clock and provides frequency division clocks with a different frequency division ratio and to provide a clock frequency division method using the circuit.例文帳に追加

入力基準クロックに同期し且つ分周比の異なる複数の分周クロックを得る可変分周回路およびそれを使用するクロック分周方法を提供する。 - 特許庁

The variable frequency divider 18 frequency-divides the unit clock CKi by the number Y and outputs a signal having a frequency being n times as large as the frequency fr of the reference clock CKr.例文帳に追加

可変分周器１８は、パルス数Ｙで単位クロックＣＫ_i を分周し、基準クロックＣＫ_r の周波数ｆｒのｎ倍の周波数を持つ信号を出力する。 - 特許庁

To achieve a frequency variable clock generation system of low jitter by using a delay circuit.例文帳に追加

延回路を用いて低ジッタの周波数可変クロック生成システムを実現する。 - 特許庁

As the result, a jitter amount of an output clock caused by changing over the frequency division of the variable frequency divider 22 can be suppressed to 1/2 of a jitter amount of an output clock caused by changing over the frequency division of the variable frequency divider 16.例文帳に追加

その結果、可変分周器２２の分周比切換に伴うその出力クロックのジッタ量は、可変分周器１６の分周比切換に伴うその出力クロックのジッタ量の１／２に抑えられる。 - 特許庁

The microprocessor 24 applies variable control to the communication clock C3 so as to apply variable control to the frequency of the panel driver clock C5 so that the frequency of the panel driver clock C5 and harmonic frequencies being an integer multiple of the frequency of the panel driver clock C5 are not overlapped with the frequency of a selected broadcast channel.例文帳に追加

マイクロプロセッサ２４は、通信クロックＣ３を可変制御することにより、パネルドライバクロックＣ５の周波数およびその整数倍の高調波周波数が、選局された放送チャンネルの周波数に重ならないように、パネルドライバクロックＣ５の周波数の可変制御を行う。 - 特許庁