vertical parityとは 意味・読み方・使い方

programmable odd/even parity generation and checking for vertical and horizontal parity発音を聞く 例文帳に追加

プログラム可能な奇偶パリティの生成と、垂直および水平パリティのチェック - コンピューター用語辞典

A vertical parity generating circuit 6 operates vertical parity bits as to each row of the above data, a horizontal parity generating circuit 8 operates horizontal parity bits as to the vertical parity bits outputted from the vertical parity generating circuit 6, and a comparison circuit 10 compares the vertical parity bits added to the above data with the horizontal parity bits outputted from the horizontal parity generating circuit 8.例文帳に追加

垂直パリティ生成回路６は、上記データの各列についての垂直パリティビットを演算し、水平パリティ生成回路８は、垂直パリティ生成回路６の出力である垂直パリティビットについての水平パリティビットを演算し、比較回路１０は、上記データに付加された垂直パリティビットと水平パリティ生成回路８の出力である水平パリティビットとを比較する。 - 特許庁

ELECTRONIC DISK DRIVE AND ITS VERTICAL PARITY STORING METHOD例文帳に追加

電子ディスク装置およびその垂直パリティ格納方法 - 特許庁

The vertical parity packet VP_0' is newly generated from VP_0 and VP_5 in the vertical parity packets.例文帳に追加

また、垂直パリティパケットにおいては、たとえばＶＰ_０とＶＰ_５とから新たに垂直パリティパケットＶＰ_０’を生成する。 - 特許庁

The controller has a first parity generator for generating the horizontal parity bits, a second parity generator for generating the vertical parity bits, a horizontal error bit identification part for using the horizontal parity bits, a vertical error bit identification part for using the vertical parity bits, and a bit correction part for correcting the storage data in response to signals from the horizontal/vertical error bit identification parts.例文帳に追加

上記コントローラは、上記水平パリティビットを生成する第１パリティ生成器と、上記垂直パリティビットを生成する第２パリティ生成器と、上記水平パリティビットを用いる水平方向誤りビット特定部と、上記垂直パリティビットを用いる垂直方向誤りビット特定部と、上記水平／垂直方向誤りビット特定部からの信号により上記記憶データの訂正を行うビット訂正部とを有する。 - 特許庁

To obtain an electronic disk drive and its vertical parity storing method which improve the efficiency of a DRAM by storing vertical parity added to data in a different memory from the data.例文帳に追加

データに付加される垂直パリティをデータと別のメモリに格納することでＤＲＡＭの使用効率を向上する電子ディスク装置およびその垂直パリティ格納方法を提供する。 - 特許庁

Data sent from the processor 1 are separated by the selector 21 into data and vertical parity added to the data, the vertical parity is stored together in the memory (storage DRAM 24 for vertical parity) differen from for data storage, and the vertical parity ECC generating circuit 22 adds an error correction code(ECC) to make good use of the DRAMs without spoiling the reliability.例文帳に追加

処理装置１から送られたデータは、セレクタ２１によりデータと当該データに付加されている垂直パリティとを分離し、垂直パリティをデータ格納用とは別のメモリ（垂直パリティ用格納ＤＲＡＭ２４）にまとめて格納し、さらに、垂直パリティ用ＥＣＣ生成回路２２によりエラー訂正符号（ＥＣＣ）を付加することにより、信頼性を損なわずにＤＲＡＭを有効活用することが可能である。 - 特許庁