write optional memoryとは 意味・読み方・使い方

To provide a general purpose LDPC decoder by generating control data for the read from a memory of data required for an operation and the write of the data to the memory from a check matrix in order to constitute the general purpose LDPC decoder corresponding to an optional check matrix.例文帳に追加

任意の検査行列に対応した汎用のＬＤＰＣ復号器を構成するため検査行列から演算に必要なデータのメモリからの読み出し、メモリへのデータの書き込み制御データを生成して汎用のＬＤＰＣ復号器を実現する。 - 特許庁

The memory executes, to all the memories, a recovery operation (refreshing) for restoration to residual polarization quantity immediately after a write operation is executed or to residual polarization quantity to which a voltage applied to a memory cell unselected at the time of access is applied with one applying operation, after the deterioration in the residual polarization quantity occurs in an optional memory cell by accessing a selected memory cell.例文帳に追加

また、選択されたメモリセルに対してアクセスすることにより任意のメモリセルに残留分極量の劣化が発生した後、全てのメモリセルに対して、書き込み動作直後の残留分極量、または、アクセス時に選択されないメモリセルに印加される電圧が１回分印加された残留分極量に回復させるための回復動作（リフレッシュ）を行う。 - 特許庁

Since an input switching means 104 and an output switching means 105 are provided to switch the buffer memory 101 and the processor bus 103 for an input source and an output destination, the sampling rate conversion is realized in any optional direction in the case of write to and read from the buffer memory.例文帳に追加

サンプリング率変換器１０２の入力元や出力先として、バッファメモリ１０１とプロセッサバス１０３とを切り替える、入力切替手段１０４及び出力切替手段１０５を設けたので、バッファメモリに書き込む際でも、バッファメモリから読み出す際でもどちらの方向でも任意の方向でサンプリング率変換が可能になる。 - 特許庁

In the synchronous type DRAM having the multi-bank constitution, an inter-bank data copy control circuit 20 specifying optional one among plural memory banks BK0-BK3 as a source bank based on a command specifying an inter-bank data copy mode, and controlling so as to write the data read out from the source bank in at least remaining one memory bank is provided.例文帳に追加

マルチバンク構成を有する同期型ＤＲＡＭにおいて、バンク間データコピーモードを指定するコマンドに基づいて、複数のメモリバンクＢＫ0 〜ＢＫ3 のうちの任意の１つをソースバンクとして指定し、ソースバンクから読み出したデータを残りの少なくとも１つのメモリバンクに書き込むように制御するバンク間データコピー制御回路２０を具備する。 - 特許庁

A W/R and ECC (error correcting code) controller 20 selectively designates a storage region for detecting and correcting errors of a plurality of optional data amounts and a storage region not for detecting and correcting the errors in a memory device 50 on the basis of an instruction of a central control unit 10 and writes input data (write data).例文帳に追加

中央制御装置１０の指示に基づいて、Ｗ／Ｒ・ＥＣＣ制御装置２０が、メモリ装置５０に対し、複数の任意データ量の誤り検出訂正を行う記憶領域と誤り検出訂正を行わない記憶領域を選択的に指定して入力データ（書込データ）を書き込む。 - 特許庁