| 例文 (8件) |
"条件付分岐"を含む例文一覧と使い方
該当件数 : 8件
複数の命令セットデータ処理システム内の条件付分岐命令エンコーディング例文帳に追加
CONDITIONAL BRANCH INSTRUCTION ENCODING WITHIN MULTIPLE INSTRUCTION SET DATA PROCESSING SYSTEM - 特許庁
メモリ回路（１１０）に格納されるプログラムは、条件付分岐命令を用いたループ処理に関して条件付分岐命令の分岐条件の成立がループ処理の終了条件となるように生成される。例文帳に追加
A program to be stored in a memory circuit (110) is generated such that the satisfaction of the branch condition of a conditional branch instruction is made the termination condition for loop processing, in relation to loop processing using a conditional branch instruction. - 特許庁
条件付分岐命令は、マイクロプロセッサで動作させるプログラムのコンパイル時に、コンパイラによりプログラム内に挿入される。例文帳に追加
When a program to be run on the microprocessor is compiled, the conditioned branch instruction is inserted into the program by a compiler. - 特許庁
中央処理回路（１４０）は、条件付分岐命令に関して強制ジャンプの有効／無効を示すレジスタ（１４９）を有し、条件付分岐命令の実行時にレジスタ（１４９）が有効を示す状態であれば分岐条件が成立したものと判定する。例文帳に追加
The central processing circuit (140) includes a register (149) for indicating validity or invalidity of a forced jump in relation to a conditional branch instruction, and determines that the branch condition is satisfied if the register (149) indicates validity when executing the conditional branch instruction. - 特許庁
ミスアラインメント予測は、フラッグ、二重モードカウンタ、局所プレディクタ、広域プレディクタおよび統合プレディクタなど、既知の条件付分岐予測技術を使用することができる。例文帳に追加
The misalignment prediction may employ known conditional branch prediction techniques, such as a flag, a bimodal counter, a local predictor, a global predictor and combined predictors. - 特許庁
条件付ＳＩＭＤ命令を有する命令セットを備えたマイクロプロセッサにおいて、命令セットは、命令により指定される複数の条件コードの全てが命令により指定される条件値を示すことを分岐条件とする条件付分岐命令を有する。例文帳に追加
In a microprocessor including an instruction set having the conditioned SIMD instruction, the instruction set has a conditioned branch instruction which is branched under the condition that all of a plurality of condition codes specified by an instruction show condition values specified by the instruction. - 特許庁
条件コードが第１条件値を示すことを実行条件として設定された条件付ＳＩＭＤ命令がプログラム内に存在する場合、条件付分岐命令は、プログラム内に挿入される際、その条件付ＳＩＭＤ命令で使用される複数の条件コードの全てが第２条件値を示すことを分岐条件として設定される。例文帳に追加
If the conditioned SIMD instruction having the execution condition that a condition code shows a first condition value exists in the program, the conditioned branch instruction has the branch condition that all of a plurality of condition codes used for the conditioned SIMD instruction shows a second condition value when inserted into the program. - 特許庁
| 例文 (8件) |
| Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！|
ログイン |
Weblio会員(無料)になると
|
