| 例文 (999件) |
"P type semiconductor"を含む例文一覧と使い方
該当件数 : 1360件
The thermoelectric module comprises a plurality of Peltier elements 20 comprising thermoelectric elements 21 composed of P-type semiconductor and thermoelectric elements 22 composed of N-type semiconductor arranged between a pair of multi-layer substrates 10 and 10 facing each other, and electrodes 13 and 14 formed on the facing surface of each substrate 10 and 10 in electrically connecting P, N, P, N, in series in this order.例文帳に追加
本発明の熱電モジュールは、相対向して配置された一対の多層基板１０，１０の間に複数個のＰ型半導体よりなる熱電素子２１とＮ型半導体よりなる熱電素子２２とからなるペルチェ素子２０が配置され、各基板１０，１０の対向面に形成された電極１３，１４によりＰ，Ｎ，Ｐ，Ｎの順に電気的に直列に接続されている。 - 特許庁
An organic solar cell 1 includes: a first electrode 3 formed on a substrate; a photoelectric conversion layer 5 formed on the first electrode 3 and provided with a p-type semiconductor layer 5a whose material is a molybdenum oxide and an n-type semiconductor layer 5b whose material is an electron-accepting organic semiconductor; and a second electrode 7 formed on the photoelectric conversion layer 5 and paired with the first electrode 3.例文帳に追加
有機太陽電池１は、基板上に形成された第１電極３と、その第１電極３上に形成されており、モリブデン酸化物を材質とするｐ型半導体層５ａ及び、電子受容性有機半導体を材質とするｎ型半導体層５ｂを有する光電変換層５と、その光電変換層５上に形成されており第１電極３と対をなす第２電極７と、を有する。 - 特許庁
The photoelectric conversion device (photoelectric conversion element 100) includes a photoelectric conversion layer 3 including an n-type semiconductor and a p-type semiconductor, and the photoelectric conversion layer 3 forms an optical electric field within the layer and includes an electric field formation region 4 including a part smaller than the wavelength of incident light, thus improving photoelectric conversion characteristics in the photoelectric conversion layer 3.例文帳に追加
本発明は、光電変換デバイス（光電変換素子１００）又は太陽電池等に関し、ｎ型半導体及びｐ型半導体を含む光電変換層３を備えるようにすると共に、この光電変換層３が、層内に光電場を形成すると共に入射光の波長よりも小さい部分を含む電場形成領域４を有するようにし、光電変換層３における光電変換特定の改善を図るようにしたことに特徴がある。 - 特許庁
The semiconductor device further comprises, on the overcoat layer, a photoelectric conversion layer having a p-type semiconductor film, an i-type semiconductor film, and an n-type semiconductor film; and one end portion of the photoelectric conversion layer is in contact with the first electrode, and an end portion of the color filter lies inside the other end portion of the photoelectric conversion layer.例文帳に追加
絶縁表面上に、第１の電極と第２の電極と、前記第１の電極と第２の電極との間にカラーフィルタと、前記カラーフィルタを覆ってオーバーコート層と、前記オーバーコート層上に、ｐ型半導体膜、ｉ型半導体膜及びｎ型半導体膜を有する光電変換層と、前記光電変換層の端部の一方は、前記第１の電極と接しており、前記カラーフィルタの端部は、前記光電変換層の端部の他方より内側にある半導体装置に関する。 - 特許庁
The light-emitting element 100 includes a pair of electrodes 2 and 7, a light-emitting layer 5 provided between the pair of electrodes 2 and 7 and having a donor-acceptor pair light emitting function, a buffer layer 4 and a carrier injection layer 3 containing a p-type semiconductor in this order.例文帳に追加
一対の電極２，７と、一対の電極２，７間に配置された、ドナー・アクセプター対発光機能を有する発光層５と、バッファ層４と、ｐ型半導体を含むキャリア注入層３と、をこの順で備える発光素子１００であって、発光素子１００のエネルギーバンド図において、発光層５の価電子帯頂部のエネルギーレベルをＶＢＭ_ｉ（ｅＶ）及びキャリア注入層３の価電子帯頂部のエネルギーレベルをＶＢＭ_ｐ（ｅＶ）としたときに、バッファ層４の価電子帯が、下記式（１）の条件を満たすエネルギーレベルＶＢＭ_ｂ（ｅＶ）の価電子帯頂部を有することを特徴とする。 - 特許庁
A multilayer reflection film electrode has a reflection electrode layer 122 laminated on a p-type semiconductor later 100, an agglomeration preventing electrode layer 126 laminated on the reflection electrode layer 122 to prevent an agglomeration phenomenon of the reflection electrode layer 122, and a diffusion preventing electrode layer 124 inserted between the reflection electrode layer 122 and the agglomeration preventing electrode layer 126 to prevent the diffusion of the agglomeration preventing electrode layer 126.例文帳に追加
ｐ型半導体層１００上に積層される反射電極層１２２、反射電極層１２２の集塊現象を防止するために反射電極層１２２上に積層される集塊防止電極層１２６、及び集塊防止電極層１２６の拡散を防止するために反射電極層１２２と集塊防止電極層１２６との間に挿入された拡散防止電極層１２４を備える多層反射膜電極である。 - 特許庁
To reduce damage to a base layer due to plasma by a method wherein at least one buffer layer out of buffer layers, which respectively have an optical gap lower than a specified value and exist between the P-type semiconductor layer and the intrinsic semiconductor layer and between the N-type semiconductor layer and the intrisic semiconductor layer in a semiconductor layer, is provided in the semiconductor layer.例文帳に追加
短波長光の有効利用が可能ないわゆるワイドギャップ半導体層を有する光起電力素子のように、ｎ型半導体層、及びｐ型半導体層が真性半導体層を挟んで積層されてなり、前記ｎ型半導体層の光学ギャップ（Ｅｇ_n）、及び前記ｐ型半導体層の光学ギャップ（Ｅｇ_p）の少なくとも一方が前記真性半導体層の光学ギャップ（Ｅｇ_i）よりも小さい半導体層を有する光起電力素子において、、その開放電圧や短絡電流等の特性を改良する。 - 特許庁
In the semiconductor device, having a gate-drain overlapped structure composed of a first gate electrode 3 and second gate electrodes 6 arranged via an insulation film 5 on a gate insulation film 2 formed on a p-type semiconductor substrate 1, the first gate electrode 3 and the second gate electrodes 6 are connected electrically through a first titanium silicide film 10 formed for bridging the second gate electrodes 6 from the first gate electrode 1.例文帳に追加
Ｐ型の半導体基板１上に形成されたゲート絶縁膜２上に第１のゲート電極３と第２のゲート電極６とが絶縁膜５を介して並設されて成るゲート・ドレインオーバーラップ型構造を有する半導体装置において、前記第１のゲート電極３と第２のゲート電極６とが、当該第１のゲート電極３から第２のゲート電極６に跨るように形成された第１のチタンシリサイド膜１０により、電気的に接続されていることを特徴とする。 - 特許庁
A semiconductor region is made by forming an n-type semiconductor layer and a p-type semiconductor layer sequentially, a high efficiency light extraction region is made, by forming a plurality of holes in the surface of the semiconductor region, and a transparent electrode forming region is made by forming transparent electrodes made of a transparent conductive film continuously in the flat region of the high efficiency light extraction region, thus fabricating a light-emitting diode.例文帳に追加
ｎ型半導体層及びｐ型半導体層を順に形成することにより半導体領域を作製し、前記半導体領域の表面に複数の穴を形成することにより高効率光取出し領域を作製し、前記高効率光取出し領域の平坦領域に透明導電膜からなる透明電極を連続的に形成することにより透明電極形成領域を作製することにより、発光ダイオードを製造する。 - 特許庁
In the MISFET type semiconductor device in which an n-type semiconductor pillar region and a p-type semiconductor pillar region are provided over a semiconductor substrate, generation of avalanche breakdown under an electrode pad and a gate wiring can be prevented by forming these gate electrode pad and gate wiring on the n^--type region in place of the semiconductor pillar region, and thereby the avalanche resistance voltage of the semiconductor device is improved.例文帳に追加
半導体基板上にｎ型半導体ピラー領域とｐ型半導体ピラー領域とが設けられたＭＩＳＦＥＴ型の半導体装置において、ゲート電極パッドやゲート配線を半導体ピラー領域の上に形成せず、ｎ^−型領域の上に形成することにより、これら電極パッドやゲート配線の下でアバランシェ・ブレークダウンが発生することを解消し、半導体装置のアバランシェ耐圧を改善できる。 - 特許庁
| 例文 (999件) |
| Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！|
ログイン |
Weblio会員(無料)になると
|
