「"P type semiconductor"」に関連した英語例文の一覧と使い方(27ページ目) - Weblio英語例文検索

In the thin film thermoelectric element which is formed by laminating two or more p-type semiconductor thin films arranged in a reed screen shape and two or more n-type semiconductor thin films arranged in the reed screen shape, the p-type and n-type semiconductor thin films are connected in series and in zigzags at separated terminals in the longitudinal direction of the reed screen.例文帳に追加

本発明は、簾状に配された２以上のＰ型半導体薄膜と、簾状に配された２以上のＮ型半導体薄膜とが積層された薄膜熱電素子であって、Ｐ型及びＮ型半導体薄膜は、簾の長手方向に離間した端子部においてジグザク状に直列接続されている薄膜熱電素子である。 - 特許庁

A semiconductor device comprises a p-type semiconductor layer 12, an n-type source region 13, an insulator 23, an n-type semiconductor region 20, an n-type drain region 14, a p-type channel region 12a, a gate insulating film 15, a gate electrode 16, a source electrode 18, a drain electrode 19, and an electrode 21.例文帳に追加

半導体装置は、ｐ形半導体層１２と、ｎ形のソース領域１３と、絶縁体２３と、ｎ形半導体領域２０と、ｎ形のドレイン領域１４と、ｐ形のチャネル領域１２ａと、ゲート絶縁膜１５と、ゲート電極１６と、ソース電極１８と、ドレイン電極１９と、電極２１とを備える。 - 特許庁

An input protective element 1 has a p-type semiconductor substrate 2, a P-well area 4 formed on the surface of the substrate 2, p- and n-type contact areas 5 and 6 formed in the area 4, and a deep N-well area 3 which surrounds the area 4 and is maintained in an electrically floating state.例文帳に追加

ｐ型半導体基板２と、前記ｐ型半導体基板２の表面に形成されたＰウェル領域４と、前記Ｐウェル領域４内に形成されたｐ型コンタクト領域５及びｎ型コンタクト領域６と、前記Ｐウェル領域４を取り囲むと共に、電気的にフローティングな状態に保持された深いＮウェル領域３とを有する - 特許庁

To prevent current leak from a junction interface between a P-layer and an N-layer which are exposed in a side wall of a trench or a vertical hole when electrochemically etching a semiconductor board from a trench, or a vertical hole part formed in a wafer with an N-type epitaxial layer on a P-type semiconductor board in a manufacturing method of a semiconductor pressure sensor.例文帳に追加

半導体圧力センサの製造方法において、Ｐ型半導体基板上にＮ型エピタキシャル層を有するウエハに形成されたトレンチもしくは垂直穴部分から半導体基板を電気化学エッチングする際に、トレンチもしくは垂直穴の側壁に露出するＰ層とＮ層との接合界面からの電流リークを防止する。 - 特許庁

The metal ions controlling the valence electron or forming the solid solution possess valence larger than or equal to that of the metal ions composing the metal oxide when an inorganic oxide for a carrier is an n-type semiconductor, and the metal ions controlling the valence electron or forming the solid solution possess valence smaller than or equal to that of the metal ions composing the metal oxide when the metal oxide is a p-type semiconductor.例文帳に追加

価電子制御あるいは固溶体形成を行う金属イオンは、担体無機酸化物がｎ型半導体である場合、金属酸化物を構成する金属イオンよりも大きな価数もしくは同等の価数を有し、前記金属酸化物がｐ型半導体である場合、金属酸化物を構成する金属イオンよりも小さな価数もしくは同等の価数を有するものが選択される。 - 特許庁

The semiconductor device 100 further has an n-type electrode 190 which is located above the n-type semiconductor layer 130 in an exposed portion 102 and electrically connected to the n-type semiconductor layer 130, and a p-type electrode 180 which is located above the insulating film 170 on the second transparent conductive film 164 and electrically connected to the p-type semiconductor layer 150.例文帳に追加

さらに、露出部１０２においてｎ型半導体層１３０の上方に位置し、ｎ型半導体層１３０に電気的に接続されているｎ型電極１９０と、第２透明導電膜１６４上において絶縁膜１７０の上方に位置し、ｐ型半導体層１５０に電気的に接続されているｐ型電極１８０とを備える。 - 特許庁

The floating gate type electric field effect transistor Tr has a source 13 and a drain 14 formed in a P type well provided in the N type well of a P type semiconductor board 10, a floating gate 16 formed through a tunnel oxidation film 15 between the sources 13 and the drains 14, and a control gate 18 formed through an interlayer insulation film 17 on the floating gate 16.例文帳に追加

浮遊ゲート型電界効果トランジスタＴｒは、Ｐ型半導体基板１０のＮ型ウエル内に設けられたＰ型ウエル内に形成されたソース１３，ドレイン１４と、ソース１３，ドレイン１４間上にトンネル酸化膜１５を介して形成された浮遊ゲート１６と、浮遊ゲート１６上に層間絶縁膜１７を介して形成された制御ゲート１８とを有する。 - 特許庁

The light-emitting device comprises: a substrate; and a multilayer structure including an n-type semiconductor layer formed on the substrate in a light-emitting region and a non-light-emitting region, an active layer formed on the n-type semiconductor layer in the light-emitting region and a p-type semiconductor layer formed on the active layer in the light-emitting region.例文帳に追加

発光装置は、基板と、前記基板上の発光領域及び非発光領域に形成されたｎ型半導体層と、前記ｎ型半導体層上の前記発光領域に形成された活性層と、前記活性層上の前記発光領域に形成されたｐ型半導体層と、を有する多層構造と、を備える。 - 特許庁

For this reason, a depletion layer formed in the junction of a P type well layer 102 and a P+ type semiconductor region 103a, and the fourth region 118 can be extended in the direction of the photoelectric transfer section 307, so that the parasitic capacitance can be reduced, electric potential fluctuation by signal charges can be magnified, and the output conversion efficiency can be enhanced.例文帳に追加

このため、Ｐ型ウエル層１０２及びＰ+型半導体領域１０３ａと、第４領域１１８との接合部に形成される空乏層を光電変換部３０７の方向に延ばすことができるため、寄生容量を低減することができ、信号電荷による電位変動を大きくすることができ、出力変換効率を向上させることができる。 - 特許庁

In a semiconductor device provided with a gate electrode, which is formed on a P-type semiconductor substrate via a gate insulating film and N-type source/drain regions on the substrate surface adjacent to the gate electrode, the source/drain regions 10, 11 are formed by the N-well region, and the P-well region is also formed below the channel region 9 under a gate electrode 14.例文帳に追加

Ｐ型の半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、該ゲート電極に隣接するように前記基板表層にＮ型のソース・ドレイン領域を有する半導体装置において、前記ソース・ドレイン領域１０，１１がＮウエル領域で形成され、かつ前記ゲート電極１４下のチャネル領域９下にＰウエル領域が形成されているものである。 - 特許庁

In an optical modulator waveguide used for the optical modulator of one embodiment, a part of a second n-type semiconductor clad layer touching a semi-insulating clad layer serving as a semiconductor clad layer (barrier layer), or a part of the second n-type semiconductor layer and the semi-insulating clad layer (semiconductor clad layer) is formed as a p-type semiconductor area having p-type conductivity.例文帳に追加

一実施形態による、光変調器に用いられる光変調導波路は、半導体クラッド層（バリア層）としての半絶縁型クラッド層に接する第２のｎ型半導体クラッド層の一部、または第２のｎ型半導体クラッド層と半絶縁型クラッド層（半導体クラッド層）の一部を、ｐ型の導電性を持つｐ型半導体領域とする。 - 特許庁

The compound semiconductor light emitting element 100 includes: an Si-Al substrate 101; protection layers 120 formed on top and bottom surfaces of the Si-Al substrate 101; and a p-type semiconductor layer 104, an active layer 105, and an n-type semiconductor layer 106 which are sequentially stacked on the protection layer 120 formed on the top surface of the Si-Al substrate 101.例文帳に追加

、Ｓｉ−Ａｌ合金基板１０１と、このＳｉ−Ａｌ合金基板１０１の上面及び下面に設けられた保護層１２０と、このＳｉ−Ａｌ合金基板１０１の上面に設けられた保護層１２０上に順に積層されているｐ型半導体層１０４、活性層１０５及びｎ型半導体層１０６とを含む化合物半導体発光素子１００を提供する。 - 特許庁

This thermoelectric element includes two Cu-made electrodes 1 and 2, an n-shape SiC semiconductor bulk 4 provided on the electrode 1 via an Ni sheet 6, a p-type semiconductor bulk 5 provided on the electrode 2 via an Al sheet 8, and a single Cu-made metal electrode 3 provided on the semiconductor bulks 4 and 5 via Ni and Al sheets 7 and 9.例文帳に追加

熱電素子は、二つのＣｕ製の電極１，２と、電極１上にＮｉシート６を介して設けられるｎ型ＳｉＣ半導体バルク４と、電極２上にＡｌシート８を介して設けられるｐ型ＳｉＣ半導体バルク５と、半導体バルク４及び５上に、それぞれＮｉシート７及びＡｌシート９を介して、設けられる一つのＣｕ製金属電極３とを備えて構成される。 - 特許庁

The method for manufacturing a semiconductor light emitting element comprises the steps of dry etching a group III-V nitride-based semiconductor layer 10 of a laminated structure of an n type semiconductor layer 3, a luminous layer 4, and a p type semiconductor layer 5 at a relatively low first rate, and thereafter etching the group III-V nitride-based semiconductor layer 10 at a final rate faster than the first rate.例文帳に追加

本実施形態に係る半導体発光素子の製造方法では、ｎ型半導体層３と、発光層４と、ｐ型半導体層５の積層構造からなるＩＩＩ−Ｖ族窒化物系半導体層１０を相対的に遅い第１速度でドライエッチングした後に、最終的に第１速度よりも速い第２速度でＩＩＩ−Ｖ族窒化物系半導体層１０をエッチングする。 - 特許庁

The method for manufacturing a semiconductor device comprises a step for forming an n-type semiconductor region 2 partially on a p-type semiconductor substrate 1, a step for forming an anti-oxidation layer 3 by lowering n-type carrier concentration above the n-type semiconductor region, and a step for forming a base region B, an emitter region E and a collector region C above the anti-oxidation layer 3.例文帳に追加

本発明は、ｐ型半導体基板１上部に部分的にｎ型半導体領域２を形成する工程と、前記ｎ型半導体領域上部のｎ型キャリア濃度を下げて酸化防止層３を形成する工程と、前記酸化防止層３上にベース領域Ｂとエミッタ領域Ｅとコレクタ領域Ｃを形成する工程を備えたことを特徴とする。 - 特許庁

Consequently, according to the lower electrode (151e), it is possible to scatter light of incident light injected from an upper side of a photosensor (151) to the photosensor (151) passing through an n-type semiconductor layer (151b), a photosensitive layer (151c) and a p-type semiconductor layer (151d) to a separate direction other than an incidence direction of incident light.例文帳に追加

したがって、下電極（１５１ｅ）によれば、フォトセンサ（１５１）の上側からフォトセンサ（１５１）に入射した入射光のうちｎ型半導体層（１５１ｂ）、受光層（１５１ｃ）及びｐ型半導体層（１５１ｄ）を透過した光を、入射光の入射方向とは別の方向に散乱させることが可能である。 - 特許庁

A light emitting element 1 has a n-type semiconductor layer 2 composed of an n-type nitride semiconductor material and a p-type semiconductor layer 3 composed of a p-type nitride semiconductor material, and equipped with a light emitting diode A where electrodes 22 and 23 for injecting currents are laminated respective semiconductor layers 2 and 3, and an insulation layer 4 holding a light emitting part B of the light emitting diode A.例文帳に追加

発光素子１は、ｎ形窒化物半導体材料からなるｎ形半導体層２およびｐ形窒化物半導体材料からなるｐ形半導体層３を有し各半導体層２，３それぞれに電流注入用の電極２２，２３が積層された発光ダイオード部Ａと、発光ダイオード部Ａの発光部Ｂを保持した絶縁層４とを備えている。 - 特許庁

After that, the barrier film 13 and unreacted metal elements of the metal film 12 are removed and then a second heat treatment of higher temperature than the first heat treatment is carried out to form a metal silicide layer of an MSi phase thinner than the metal silicide layer of the MSi phase, formed on the surface of the n^+ type semiconductor region 9b, in the p^+ type semiconductor region 10b.例文帳に追加

続いて、バリア膜１３、未反応の金属膜１２の金属元素を除去後、第１の熱処理より高温の第２の熱処理を行って、上記ｐ^＋型半導体領域１０ｂに、上記ｎ^＋型半導体領域９ｂの表面に形成されたＭＳｉ相の金属シリサイド層よりも薄いＭＳｉ相の金属シリサイド層を形成する。 - 特許庁

The rectifier element 10 can selects a state where the difference in potential between the Shottky electrode 3 and the cathode electrode 4 changes to apply a current between the Shottky electrode 3 and the cathode electrode 4 and a state where the n^- semiconductor layer 2 surrounded by the p-type semiconductor layers 5a, 5b is made into a depletion layer to disconnect a current path between the Shottky electrode 3 and the cathode electrode 4.例文帳に追加

ショットキー電極３とカソード電極４との電位差が変化することにより、ショットキー電極３とカソード電極４との間に電流を流す状態と、ｐ型半導体層５ａ，５ｂに囲まれるｎ^-半導体層２を空乏層化させてショットキー電極３とカソード電極４との間の電流経路を遮断する状態とを選択可能である。 - 特許庁

In a body region 30 of an insulated gate semiconductor device 20 which is constituted as a trench IGBT and in the body region 30 in a bonded part to an emitter region 32, a high concentration region 34 is formed by using P-type semiconductor whose impurity concentration is higher than that of the body region 30, so as not to be in contact with trench gates 28.例文帳に追加

トレンチＩＧＢＴとして構成された絶縁ゲート型半導体装置２０のボディ領域３０とエミッタ領域３２との接合部分のボディ領域３０内にトレンチゲート２８とは接触しないようボディ領域３０より不純物濃度が高いｐ型半導体により高濃度領域３４を形成する。 - 特許庁

In an epitaxial crystal substrate for a gallium nitride field effect transistor, the epitaxial crystal formed on the substrate 101 comprises a highly pure first buffer layer 107, including a channel layer which is in contact with a side interface of the substrate between a gate layer 108, a second buffer layer 106, an insulating layer 104 having an opening 104A, and a p-type semiconductor crystal layer 103.例文帳に追加

ＧａＮ系ＦＥＴ用エピタキシャル結晶基板において、下地基板１０１の上に設けられるエピタキシャル結晶が、ゲート層１０８の下地基板側界面に接するチャネル層を含む高純度な第１の緩衝層１０７と、第２の緩衝層１０６と、開口部１０４Ａを有する絶縁層１０４と、ｐ伝導型半導体結晶層１０３とを有している。 - 特許庁

The semiconductor device comprises a substrate 10 constituted of a group III-V nitride semiconductor; a semiconductor laminate 11 formed on a principal surface of the substrate 10, and including an n-type semiconductor layer 12 and a p-type semiconductor layer 14; and a first insulating film 15 which is formed on the semiconductor laminate 10, and of which heat conductivity is high in comparison with the semiconductor laminate 11.例文帳に追加

半導体装置は、III−Ｖ族窒化物半導体からなる基板１０と、基板１０の主面上に形成され、ｎ型半導体層１２及びｐ型半導体層１４を含む半導体積層体１１と、半導体積層体１０の上に形成され、半導体積層体１１と比べて熱伝導率が高い第１の絶縁膜１５とを備えている。 - 特許庁

A metal silicide layer 13b, which includes nickel platinum silicide, is formed by a salicide process, on a source-drain n^+-type semiconductor region 7b of an n-channel type MISFETQn formed on the semiconductor substrate 1 and a gate electrode GE1, and on a source-drain p^+-type semiconductor region 8b of a p-channel type MISFETQp and a gate electrode GE2.例文帳に追加

半導体基板１に形成したｎチャネル型ＭＩＳＦＥＴＱｎのソース・ドレイン用のｎ^＋型半導体領域７ｂおよびゲート電極ＧＥ１上と、ｐチャネル型ＭＩＳＦＥＴＱｐのソース・ドレイン用のｐ^＋型半導体領域８ｂおよびゲート電極ＧＥ２上とに、ニッケル白金シリサイドからなる金属シリサイド層１３ｂをサリサイドプロセスで形成する。 - 特許庁

Thus, an RC circuit is comprised of parasitic capacity C_10 that is generated due to MOS structure formed of the conductor 15, the insulation film 14 and the resistor 13, resistance R of the resistor 13, and parasitic capacity C_1 that is generated due to MOS structure formed of the resistor 13, the insulation film 12 and the p-type semiconductor substrate 10.例文帳に追加

これにより、導電体１５、絶縁膜１４および抵抗体１３により形成されるＭＯＳ構造に起因して発生する寄生容量Ｃ_１０と、抵抗体１３の抵抗Ｒと、抵抗体１３、絶縁膜１２およびｐ型半導体基板１０により形成されるＭＯＳ構造に起因して発生する寄生容量Ｃ_１とによりＲＣ回路が構成される。 - 特許庁

In an organic photoelectric conversion element that has a transparent electrode and a counter electrode on and above a plastic substrate and has a photoelectric conversion layer composed of an n-type semiconductor material and a p-type semiconductor material between the transparent electrode and the counter electrode, the photoelectric conversion layer includes a bulk-shaped n-type semiconductor material and a particulate n-type semiconductor material.例文帳に追加

プラスチック基板上に透明電極及び対極を有し、該透明電極と対極との間に、ｎ型半導体材料とｐ型半導体材料で構成される光電変換層を有する有機光電変換素子において、該光電変換層がバルク状ｎ型半導体材料と粒子状ｎ型半導体材料とを含有することを特徴とする有機光電変換素子。 - 特許庁

Then, a p-type isolation diffused region 5, which reaches the p-type semiconductor substrate from the surface of the n^--type semiconductor layer 2, is made in the periphery of the first diffused region 3 and the second diffused region 4, and the first diffused region 3 and the isolation diffused region 5 are electrically connected by a connecting electrode 6.例文帳に追加

そして、第１拡散領域３および第２拡散領域４の外周部にｎ^−形半導体層２の表面からｐ形半導体基板に達するｐ形のアイソレーション拡散領域５が形成され、第１拡散領域３とアイソレーション拡散領域５とが接続電極６により電気的に接続されている。 - 特許庁

The disclosed light-emitting diode includes a tunnel layer interposed between the p-type semiconductor layer and the transparent electrode layer, an opening part formed in the transparent electrode layer so as to expose the tunnel layer to the upside, a DBR formed inside the opening part, and an electrode pad formed on the transparent electrode layer so as to cover the DBR inside the opening part.例文帳に追加

開示された発光ダイオードは、ｐ型半導体層と透明電極層との間に介在されるトンネル層と、前記トンネル層を上側に露出させるように、前記透明電極層に形成された開口部と、前記開口部内に形成されるＤＢＲと、前記開口部内のＤＢＲを覆うように、前記透明電極層上に形成される電極パッドと、を備える。 - 特許庁

The method for manufacturing the semiconductor substrate comprises the steps of forming an oxide film 14 having a trench forming pattern on the surface of an n-type silicon semiconductor substrate 11, forming a trench 16 for a super junction on the semiconductor substrate 11 with a mask of the oxide film 14, and conducting an epitaxial growing to bury the trench 16 with a p-type semiconductor 17.例文帳に追加

ｎ型シリコン半導体基板１１の表面にトレンチ形成パターンを有する酸化膜１４を形成し、この酸化膜１４をマスクとして半導体基板１１に超接合用トレンチ１６を形成し、エピタキシャル成長をおこなって超接合用トレンチ１６をｐ型半導体１７で埋める。 - 特許庁

This deals with a translucent positive electrode for a compound semiconductor light-emitting element of a gallium nitride series that is composed of a contact metal layer contacting a p-type semiconductor layer, and an electric current diffusion layer provided with a bonding pad and a part of the contact metal layer whose electric conductivity is equal to or larger than that of the contact metal layer.例文帳に追加

ｐ型半導体層に接するコンタクトメタル層、ボンディングパッドおよび該コンタクトメタル層上の一部に設けられ、その導電率がコンタクトメタル層以上の値である電流拡散層からなることを特徴とする窒化ガリウム系化合物半導体発光素子用透光性正極。 - 特許庁

The transparent electrode for the gallium nitride-based compound semiconductor light-emitting device comprises: a contact metal layer formed on a p-type semiconductor layer by the ohmic contact; a current diffusion layer which is formed on the contact metal layer and has a lower resistance value per unit distance on an electrode plane than a contact metal; and the bonding pad formed on the current diffusion layer.例文帳に追加

窒化ガリウム系化合物半導体発光素子用の透光性電極であって、ｐ型半導体層上にオーミック接触により形成されたコンタクトメタル層と、該コンタクトメタル層上に形成され、コンタクトメタルよりも電極平面での単位距離あたりの抵抗値が低い電流拡散層と、該電流拡散層上に形成されたボンディングパッドと、からなる透光性電極。 - 特許庁

Since the parasitic capacitance is reduced by isolating light receiving elements through an insulator or a dielectric isolating region 6 and direct contact is taken from a P type semiconductor substrate 2 becoming an anode region in a region 11 embedded with a low resistance conductor, series resistance is decreased and the frequency characteristics of a light receiving element can be enhanced.例文帳に追加

受光素子間を絶縁体または誘電体の分離領域６で分離することにより寄生容量が低減され、かつ、低抵抗の導電体を埋め込んだ導電体埋め込み領域１１でアノード領域となるＰ型半導体基板２から直接コンタクトを取ることによりシリーズ抵抗が低減されるため、受光素子の周波数特性を向上することができる。 - 特許庁

A semiconductor substrate 11 comprises an n^+-type semiconductor region 13 for composing a source region, a p-type semiconductor region 12 for composing a base region surrounding the source region, and a source electrode 21 that is arranged in the source region and comes into contact with the p- and n^+-type semiconductor regions 12, 13.例文帳に追加

半導体基板１１は、ソース領域を構成するｎ＋型半導体領域１３と、ソース領域を囲繞するベース領域を構成するｐ型半導体領域１２と、当該ソース領域に配置されｐ型半導体領域１２とｎ＋型半導体領域１３とに接触するソース電極２１と、を備える。 - 特許庁

The cancelling circuit further has a noise cancelling element 24 having a gate electrode E formed on a P-type semiconductor layer and an adjacent inter-element isolating region L via a gate insulating film 32 and connected to a gate electrode B of a P-ch MOSFET 2 and an N-type semiconductor layer connected to an output wire D.例文帳に追加

さらに、ゲート絶縁膜３２を介してＰ型半導体層及び隣接する素子間分離領域Ｌ上に形成され、Ｐｃｈ−ＭＯＳＦＥＴ２のゲート電極Ｂと接続されるゲート電極Ｅと、出力配線Ｄに接続されるＮ型半導体層とを備えるノイズキャンセル素子２４を有している。 - 特許庁

The electronic element includes a carbon nanotube 1 having the characteristics of a P-type semiconductor and provided with a source electrode 6 and a drain electrode 7 each having the characteristics of an N-type semiconductor, on both ends; and a bias electrode 2 and a control electrode 3 provided so as to oppose each other with the carbon nanotube 1 sandwiched.例文帳に追加

Ｎ型半導体の特性を有するソース電極６及びドレイン電極７が両端に設けられた、Ｐ型半導体の特性を有するカーボンナノチューブ１と、カーボンナノチューブ１を挟んで対向するように設けられるバイアス電極２及び制御電極３と、を備える電子素子である。 - 特許庁

The observation step acquires the SEM image by selectively detecting a secondary electron within an energy range E1 which includes a peak P21 of an energy distribution G21 of the secondary electron emitted from the p-type semiconductor region and does not include a peak P22 of an energy distribution G22 of the secondary electron emitted from the n-type semiconductor region.例文帳に追加

観察工程の際、ｐ型半導体領域から放出される二次電子のエネルギー分布Ｇ２１のピークＰ２１を含み、且つｎ型半導体領域から放出される二次電子のエネルギー分布Ｇ２２のピークＰ２２を含まないエネルギー範囲Ｅ１の二次電子を選択的に検出することにより、ＳＥＭ像を取得する。 - 特許庁

In such a p-type semiconductor region 3, the path in which current flows becomes narrow, when the amount of current is smaller than a prescribed amount in the breakdown of the constant-voltage diode 10; and since the path in which the current flows becomes wide, when the amount of current is equal to or larger than a prescribed amount, thus stabilizing an output voltage.例文帳に追加

このようなＰ型半導体領域３によれば、定電圧ダイオード１０のブレークダウン時において、電流量が所定量より少ない場合には電流の流れる経路が狭くなり、電流量が所定量以上の場合には電流の流れる経路が広くなるため、出力電圧が安定する。 - 特許庁

A mixture obtained by mixing aqueous ammonia to the water solution of the organic polymer matter having a carboxyl group is applied to the inclined side face 10 of a semiconductor substrate 1 composed of an n^+-type semiconductor region 7, an n-type semiconductor region 8 and a p-type semiconductor region 9, and baking processing is conducted to form the protection film 6 having negative electric charge.例文帳に追加

ｎ^＋形半導体領域７とｎ形半導体領域８とｐ形半導体領域９とから成る半導体基体１の傾斜側面１０に、カルボキシル基を有する有機高分子物質の水溶液にアンモニア水を混合したものを塗布し、ベ−キング処理して負電荷を有する保護膜６を形成する。 - 特許庁

To provide a diode chip in which direct high-dense mounting on a circuit board without using wires and deterioration can be performed and variation in impedance characteristics in an electrode terminal is suppressed, by providing a pair of electrode terminals each corresponding to a p-type semiconductor region and an n-type semiconductor region on one surface of a silicon substrate.例文帳に追加

Ｐ型半導体領域及びＮ型半導体領域にそれぞれ対応する一対の電極端子をシリコン基板の一の面に設けることによって、ワイヤを介さずに直接回路基板上への高密度実装を可能とすると共に、電極端子におけるインピーダンス特性の低下及びバラツキを抑えたダイオードチップを提供することである。 - 特許庁

A transparent oxide electrode 12 is provided on an insulating substrate, on which a diamond-like carbon layer 14, micro crystal p-type semiconductor layer 16, amorphous intrinsic semiconductor layer 20 and amorphous n-type semiconductor layer 22 are sequentially provided, with a metal electrode layer 24 provided on the amorphous n-type semiconductor layer 22.例文帳に追加

絶縁性基板上に透明酸化物電極１２を設け、その透明酸化物電極上にダイヤモンドライクカーボン層１４と微結晶ｐ型半導体層１６と非晶質真性半導体層２０と非晶質ｎ型半導体層２２とを順次設け、非晶質ｎ型半導体層２２の上に金属電極層２４とを設ける太陽電池装置およびその製造方法。 - 特許庁

In a solar battery comprising p-type and n-type semiconductors jointed, the p-type semiconductor is a wide-band compound having a wide band of 1.5 eV or more, in a band gap width and having a chalcopyrite structure forming an intermediate level different from the impurity level in a gap.例文帳に追加

本発明の太陽電池は、ｐ型及びｎ型の半導体を接合してなる太陽電池において、ｐ型半導体は、バンドギャップ幅において1.5eV以上のワイドバンドを有し、ギャップ中に不純物準位とは異なる中間準位を形成したカルコパイライト構造を持つワイドバンド化合物であることを特徴とするものである。 - 特許庁

In this way, a heavily-doped p-type semiconductor layer is formed near the regrowth interface, thus preventing P from coming off the semiconductor 18 which contains P or a dopant from reevaporating from a p-type GaAlAs second light guide layer 16 and p-type GaAlAs second cladding layer 17, located under the semiconductor layer 18 at regrowth.例文帳に追加

こうして、再成長界面付近に高ドープのｐ型半導体層が形成され、上記再成長時に、上記Ｐを含む半導体層１８からＰが抜けたり、半導体層１８の下にあるｐ型ＧaＡlＡs第２光ガイド層１６およびｐ型ＧaＡlＡs第２クラッド層１７からドーパントが再蒸発するのを防止する。 - 特許庁

The semiconductor light emitting element comprises a n-type GaN semiconductor layer, an active layer formed on the gallium surface of the n-type GaN semiconductor layer, a p-type semiconductor layer formed on the active layer, and a n-type electrode containing a lanthanum (La)-nickel (Ni) alloy, formed on the nitrogen surface of the n-type GaN semiconductor layer.例文帳に追加

本発明による半導体発光素子は、ｎ型ＧａＮ半導体層、ｎ型ＧａＮ半導体層のガリウム表面に形成された活性層、活性層上に形成されたｐ型半導体層と共に、ｎ型ＧａＮ半導体層の窒素表面に形成されたランタン（Ｌａ）−ニッケル（Ｎｉ）合金を含むｎ型電極を含む。 - 特許庁

The semiconductor optical detecting device 1 includes: a p-type semiconductor region 18 that is formed at the side of a surface 3a of a semiconductor substrate 3 and composes a photodiode 28 by a pn junction 26 with the semiconductor substrate 3; and a signal processing circuit section 9 formed at the side of the surface 3a of the semiconductor substrate 3.例文帳に追加

半導体光検出装置１は、半導体基板３の表面３ａ側に形成されており、半導体基板３とのｐｎ接合２６によりフォトダイオード２８を構成するｐ型半導体領域１８と、半導体基板３の表面３ａ側に形成されている信号処理回路部９と、を備えている。 - 特許庁

In the pigment sensitizing type photoelectric transducer, an electrode including a semiconductor layer with pigments held thereon and an electrode paired with the said electrode are located face to face via a solid-state charge transfer layer, the semiconductor layer is a p-type semiconductor layer, and the solid-state charge transfer layer includes an organic solid-state electron transfer material.例文帳に追加

色素が担持された半導体層を含む電極と、これと対をなす電極とを固体電荷輸送層を介して対向配置させた色素増感型光電変換素子であって、半導体層がｐ型半導体層であり、かつ、固体電荷輸送層が有機固体電子輸送性材料を含むことを特徴とする光電変換素子。 - 特許庁

Second lower insulating films 54 of the second side wall portions 46 have a thickness thicker than that of silicon thermal oxidation films 34 of the first side wall portions 26 by the thickness of silicon oxide films 62 on an upper surface 12A of a p-type semiconductor substrate 12, and the silicon oxide films 62 do not have a part covering the side walls of the second gate electrodes 42 from a side.例文帳に追加

第２サイドウォール部４６の第２下部絶縁膜５４は、Ｐ型半導体基板１２の上表面１２Ａの上表面１２Ａの上表面１２Ａ上においてシリコン酸化膜６２の分だけ第１サイドウォール部２６のシリコン熱酸化膜３４よりも厚肉とされ、該シリコン酸化膜６２は第２ゲート電極４２の側壁を側方から覆う部分を有しない。 - 特許庁