| 例文 |
"interface test"を含む例文一覧と使い方
該当件数 : 9件
SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, AND INTERFACE TEST CONTROL CIRCUIT AND TEST METHOD例文帳に追加
半導体集積回路装置、インターフェース試験制御回路および試験方法 - 特許庁
To provide various devices and methods for visualizing a user interface element within an automated user interface test environment.例文帳に追加
自動ユーザインターフェーステスト環境内でユーザインターフェースエレメントが可視的になるようにする様々な装置および方法を提供する。 - 特許庁
To provide an interface test circuit and a method including a high-speed input/output circuit (HSIO) test circuit and method which can be used for assembled self-test (BIST).例文帳に追加
組込み自己試験(BIST)に用いることができる高速入力/出力回路(HSIO)試験回路及び方法を含むインタフェース試験回路及び方法を提供する。 - 特許庁
When the interface circuit functions as an input circuit, the interface test circuit 20 outputs data which is preliminarily written and buffered by the CPU 13 so that the interface circuit inputs the data.例文帳に追加
インタフェース回路が入力回路として機能する場合、CPU13によって予め書き込まれバッファリングしてあるデータを出力し、インタフェース回路が該データを入力する。 - 特許庁
To provide a semiconductor testing device capable of improving yield of a semiconductor device, and saving the labor and the time required from start until finish of an interface test of the semiconductor device even when an abnormality occurs.例文帳に追加
半導体デバイスの歩留まりの向上を図ることができるとともに、異常が発生したときにおいても半導体デバイスのインターフェーステストを開始してから終了するまでにかかる手間と時間とを省くことができる半導体試験装置を提供する。 - 特許庁
An interface test circuit 20 is bus-connected to the CPU 13, and includes a selection circuit 22 for selecting one of the interface circuits 11a-11d and selecting whether input or output of data is performed to each of the one set of external terminals related to the selected interface circuit.例文帳に追加
インタフェーステスト回路20は、CPU13にバス接続され、インタフェース回路11a〜11dの一つを選択し、選択されたインタフェース回路に係る1組の外部端子のそれぞれに対してデータの入力あるいは出力を行うかを選択する選択回路22を備える。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|