「"memory cell array"」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

METHOD OF MANUFACTURING MEMORY CELL ARRAY例文帳に追加

メモリセルアレイの製造方法 - 特許庁

The device is provided with a memory cell array 100, a redundant row memory cell array 101, a redundant column memory cell array 102 and a redundant column row memory cell array 103.例文帳に追加

メモリセルアレイ１００、冗長ロウメモリセルアレイ１０１、冗長カラムメモリセルアレイ１０２、冗長カラムロウメモリセルアレイ１０３を設ける。 - 特許庁

The memory part has a memory cell array.例文帳に追加

メモリ部は、メモリセルアレイを備える。 - 特許庁

MEMORY DEVICE, MEMORY CELL AND MEMORY CELL ARRAY例文帳に追加

メモリ素子、メモリセル、及びメモリセルアレイ - 特許庁

MEMORY CELL ARRAY AND SEMICONDUCTOR STORAGE DEVICE例文帳に追加

メモリセルアレイ及び半導体記憶装置 - 特許庁

MEMORY CELL ARRAY AND SEMICONDUCTOR MEMORY例文帳に追加

メモリセルアレイおよび半導体記憶装置 - 特許庁

MEMORY CELL ARRAY, MEMORY DEVICE, AND WIRELESS CHIP例文帳に追加

メモリセルアレイ、メモリ装置、及び無線チップ - 特許庁

A memory cell array net list generation part 4 generates a memory cell array net list comprising the memory cell information and memory cell array information.例文帳に追加

メモリセルアレイネットリスト生成部４は、メモリセル情報とメモリセルアレイ情報とからなるメモリセルアレイのネットリストを生成する。 - 特許庁

MAGNETIC MEMORY CELL ARRAY AND ITS MANUFACTURING METHOD例文帳に追加

磁気メモリセルアレイおよびその製造方法 - 特許庁

METHOD FOR STORING DATA IN MEMORY CELL ARRAY例文帳に追加

メモリーセルアレーにデータを記憶させる方法 - 特許庁

The memory cell array 11 has a memory cell array group in which a plurality of memory cells are connected in series.例文帳に追加

メモリセルアレイ１１は、メモリセルが複数個直列に接続されたメモリセル群を有する。 - 特許庁

The memory macro includes a memory cell array and a switch.例文帳に追加

メモリマクロは、メモリセルアレイとスイッチとを含む。 - 特許庁

MEMORY CELL ARRAY AND FORMING METHOD THEREOF例文帳に追加

メモリセルアレイの形成方法およびメモリセルアレイ - 特許庁

To reduce an area of a memory cell array section and a chip area including a memory cell array section.例文帳に追加

メモリセルアレイ部の面積を低減でき、メモリセルアレイ部を含むチップ面積を低減できる。 - 特許庁

To reduce layout area of a memory cell array.例文帳に追加

メモリセルアレイのレイアウト面積を低減する。 - 特許庁

MEMORY CELL ARRAY AND METHOD FOR FORMING THE SAME例文帳に追加

メモリセルアレイの形成方法及びメモリセルアレイ - 特許庁

MEMORY DEVICE, MEMORY CELL, MEMORY CELL ARRAY AND ELECTRONIC EQUIPMENT例文帳に追加

メモリ素子、メモリセル、メモリセルアレイ及び電子機器 - 特許庁

METHOD OF CONFIGURING MEMORY CELL ARRAY BLOCK, METHOD OF ADDRESSING THE SAME, SEMICONDUCTOR MEMORY DEVICE AND MEMORY CELL ARRAY BLOCK例文帳に追加

メモリセルアレイブロックの構成方法、アドレス指定方法、半導体メモリ装置及びメモリセルアレイブロック - 特許庁

The capacitor is disposed just below the memory cell array.例文帳に追加

キャパシタは、メモリセルアレイの直下に設けられる。 - 特許庁

The input/output circuit band 13 is arranged between the memory cell array 11 and the memory cell array 12.例文帳に追加

入出力回路帯１３は、メモリセルアレイ１１とメモリセルアレイ１２との間に配置される。 - 特許庁

MEMORY CELL STRING IN RESISTANT CROSS POINT MEMORY CELL ARRAY例文帳に追加

抵抗性クロスポイントメモリセルアレイ内のメモリセルストリング - 特許庁

TRANSISTOR, MEMORY CELL ARRAY, AND MANUFACTURING METHOD OF THE TRANSISTOR例文帳に追加

トランジスタ、メモリセルアレイ、および、トランジスタ製造方法 - 特許庁

A memory cell array 36 includes a plurality of memory cells.例文帳に追加

メモリセルアレイ３６は、複数個のメモリセルを含む。 - 特許庁

TRANSISTOR, MEMORY CELL ARRAY AND METHOD OF MANUFACTURING TRANSISTOR例文帳に追加

トランジスタ、メモリセルアレイ、及びトランジスタの製造方法 - 特許庁

A write circuit writes data in the memory cell array.例文帳に追加

書き込み回路は、メモリセルアレイにデータを書き込む。 - 特許庁

A control circuit 7 controls the memory cell array 1.例文帳に追加

制御回路７は、メモリセルアレイ１を制御する。 - 特許庁

To provide a semiconductor memory device capable of freely changing a DRAM memory cell array into a nonvolatile memory cell array.例文帳に追加

ＤＲＡＭメモリセルアレイを自在に不揮発性メモリセルアレイに変更可能な半導体記憶装置を提供する。 - 特許庁

To reduce the resistance of a bit line of a memory cell array and reduce the area of forming the memory cell array.例文帳に追加

メモリセルアレイのビット線の低抵抗化を図ると共に、メモリセルアレイの形成面積の縮小化を図る。 - 特許庁

To significantly reduce the layout area of a memory cell array and to improve a work margin as the memory cell array.例文帳に追加

メモリセルアレイのレイアウト面積を大幅に低減し、かつメモリセルアレイにおける加工マージンを向上させる。 - 特許庁

The memory cell array includes at least two memory banks.例文帳に追加

メモリセルアレイは、少なくとも二つのメモリバンクを含む。 - 特許庁

To improve stress resistance of a memory cell array.例文帳に追加

メモリセルアレイの耐ストレス性を向上できるようにする。 - 特許庁

A memory cell array 1 has multiple block redundancies.例文帳に追加

メモリセルアレイ１は、複数のブロックリダンダンシを有している。 - 特許庁

The memory cell array 50 is divided into plural banks 52.例文帳に追加

メモリセルアレイ５０は、複数のバンク５２に分割される。 - 特許庁

Meanwhile, the control circuit applies a second voltage to the first wirings and the second wirings in a non-selected third memory cell array that shares the second wirings with the selected first memory cell array and in a non-selected memory cell array positioned farther than the third memory cell array when viewed from the first memory cell array.例文帳に追加

一方、選択された第１のメモリセルアレイと第２配線を共有する非選択の第３のメモリセルアレイ、及び前記第１のメモリセルアレイから見て前記第３のメモリセルアレイよりも遠い側にある非選択のメモリセルアレイにおいて、第１配線及び第２配線に第２の電位を与える。 - 特許庁

A control circuit applies a first voltage to the first wirings and the second wirings in a non-selected second memory cell array that shares the first wirings with the selected first memory cell array and in a non-selected memory cell array positioned farther than the second memory cell array when viewed from the first memory cell array.例文帳に追加

制御回路は、選択された第１のメモリセルアレイと第１配線を共有する非選択の第２のメモリセルアレイ、及び第１のメモリセルアレイから見て第２のメモリセルアレイよりも遠い側にある非選択のメモリセルアレイにおいて、第１配線及び第２配線に第１の電位を与える。 - 特許庁

There are further comprised switching circuits 7a-7e for switching the I/O 6a-6e of the memory cell array 4a-4e to the adjacent memory cell array 4b-4e and the redundancy memory cell array 5, respectively.例文帳に追加

また、メモリセルアレイ４ａ〜４ｅのＩ／Ｏ６ａ〜６ｅを隣接するメモリセルアレイ４ｂ〜４ｅ、及び冗長メモリセルアレイ５に接続を切替える切替え回路７ａ〜７ｅを備える。 - 特許庁

The memory cell array includes memory cells arranged at crossing points of a bit-line and word-line matrix of the memory cell array.例文帳に追加

メモリ・セル・アレイは、メモリ・セル・アレイのビット線とワード線のマトリックスの交点に配置されたメモリ・セルを有する。 - 特許庁

Each of the memory blocks has a memory cell array; a row selection circuit that selects any row in the memory cell array; and a column selection circuit that selects any column in the memory cell array.例文帳に追加

メモリブロックのそれぞれは、メモリセルアレイと、メモリセルアレイの任意の行を選択する行選択回路と、メモリセルアレイの任意の列を選択する列選択回路と、を有する。 - 特許庁

NONVOLATILE FERROELECTRIC MEMORY CELL ARRAY BLOCK, AND NONVOLATILE FERROELECTRIC MEMORY DEVICE UTILIZING THIS MEMORY CELL ARRAY BLOCK例文帳に追加

不揮発性強誘電体メモリセルアレイブロック及び該メモリセルアレイブロックを利用する不揮発性強誘電体メモリ装置 - 特許庁

In the memory cell array, a plurality of memory cells are arrayed.例文帳に追加

メモリセルアレイでは、複数のメモリセルが配列されている。 - 特許庁

To reduce the layout area of a memory cell array.例文帳に追加

メモリセルアレイのレイアウト面積を低減できるようにする。 - 特許庁

SEMICONDUCTOR NON-VOLATILE MEMORY CELL ARRAY AND MANUFACTURING METHOD THEREOF例文帳に追加

半導体不揮発性メモリセルアレイとその製造方法 - 特許庁

ERASING METHOD OF SEMICONDUCTOR STORAGE DEVICE AND MEMORY CELL ARRAY例文帳に追加

半導体記憶装置及びメモリセルアレイの消去方法 - 特許庁

MIXED RESISTIVE CROSS POINT MEMORY CELL ARRAY AND MANUFACTURING METHOD THEREFOR例文帳に追加

混成抵抗性交点メモリセルアレイおよびその製造方法 - 特許庁

EQUIPOTENTIAL DETECTING METHOD FOR RESISTIVE CROSS POINT MEMORY CELL ARRAY例文帳に追加

抵抗性クロスポイントメモリセルアレイのための等電位検知方法 - 特許庁