例文 (6件) |
"parity circuit"を含む例文一覧と使い方
該当件数 : 6件
PARITY CIRCUIT例文帳に追加
パリティ回路 - 特許庁
PARITY CIRCUIT AND PARITY BIT GENERATING METHOD例文帳に追加
パリティ回路、及びパリティビット生成方法 - 特許庁
To prevent a delay in the parity circuit and the number of elements thereof from being increased and to avoid a coupling coefficient from being exponentially increased with respect to an input number.例文帳に追加
パリティ回路の遅延及び素子を増大させず、かつ、結合係数が入力数に対して指数的に増大しないようにする。 - 特許庁
At this time, a parity circuit 5 adds redundant bits which do not become all zero or all ones even if a default value or an arbitrary value is written in the register circuit 1.例文帳に追加
このとき、パリティ回路5は、レジスタ回路1のデフォルト値、もしくは任意の値が書き込まれても、オール0もしくはオール1にならない冗長ビットを付加する。 - 特許庁
The parity circuit has an input layer 1 that receives a value of +1 or -1, an output layer 2 that outputs a value of +1 or -1 and an intermediate layer 3 that configures a coupling strength to satisfy an input output relationship.例文帳に追加
+1又は−1の値が入力される入力層1と、+1又は−1の値が出力される出力層2と、入出力関係を満足させる結合強度を構成する中間層3とを有する。 - 特許庁
To provide an error report system restraining a second report on an error by error data already reported as an error even in a device only having a parity circuit because of suppression of increase of a hardware and logical delay increase to the minimum.例文帳に追加
ハードウェアの増加、および論理的な遅延増加を最小限に抑えた回路によりパリティ回路しか持たない装置でも既にエラーとして報告されたエラーデータで再度エラーを報告してしまうことを抑止するエラー報告方式を提供する。 - 特許庁
例文 (6件) |
Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |