「CHIP-SIZE PACKAGE」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

METHOD OF MANUFACTURING CHIP-SIZE PACKAGE例文帳に追加

チップサイズパッケージの製造方法 - 特許庁

CHIP-SIZE PACKAGE OF SEMICONDUCTOR DEVICE例文帳に追加

半導体素子のチップサイズパッケージ - 特許庁

CHIP SIZE PACKAGE AND SEMICONDUCTOR APPARATUS例文帳に追加

チップサイズパッケージ及び半導体装置 - 特許庁

CHIP-SIZE PACKAGE AND ITS MANUFACTURE例文帳に追加

チップサイズパッケージ及びその製造方法 - 特許庁

CHIP-SIZE PACKAGE AND MANUFACTURE THEREOF例文帳に追加

チップサイズパッケ—ジ及びその製造方法 - 特許庁

CHIP-SIZE PACKAGE AND MANUFACTURING METHOD THEREOF例文帳に追加

チップサイズパッケージおよびその製造方法 - 特許庁

MANUFACTURE OF TAPE TYPE CHIP-SIZE PACKAGE例文帳に追加

テープ形チップサイズパッケージの製造方法 - 特許庁

METHOD FOR MANUFACTURING WAFER LEVEL CHIP SIZE PACKAGE例文帳に追加

ウエハレベルチップサイズパッケージの製造方法 - 特許庁

CHIP SIZE PACKAGE AND ITS MANUFACTURING METHOD例文帳に追加

チップサイズパッケージおよびその製造方法 - 特許庁

CHIP-SIZE PACKAGE AND METHOD OF MANUFACTURING THE SAME例文帳に追加

チップサイズパッケージおよびその製造方法 - 特許庁

CHIP-SIZE PACKAGE AND ITS MANUFACTURE例文帳に追加

チップ・サイズ・パッケージおよびその製造方法 - 特許庁

CHIP SIZE STACK PACKAGE AND MANUFACTURE THEREFOR例文帳に追加

チップサイズスタックパッケージ及びその製造方法 - 特許庁

WAFER LEVEL PACKAGE, CHIP SIZE PACKAGE DEVICE, AND METHOD OF MANUFACTURING WAFER LEVEL PACKAGE例文帳に追加

ウエハレベルパッケージ、チップサイズパッケージデバイス及びウエハレベルパッケージの製造方法 - 特許庁

CHIP SIZE PACKAGE TYPE PACKAGE FOR SEMICONDUCTOR AND ITS MANUFACTURING METHOD例文帳に追加

半導体用ＣＳＰ型パッケージ及びその製造方法 - 特許庁

CHIP SIZE PACKAGE AND METHOD FOR RESIN-SEALING IT例文帳に追加

チップサイズパッケージ及びその樹脂封止方法 - 特許庁

To improve the reliability on a chip-size package.例文帳に追加

チップサイズパッケージの信頼性を向上させる。 - 特許庁

To improve reliability of a chip-size package.例文帳に追加

チップサイズパッケージの信頼性を向上させる。 - 特許庁

To enhance reliability of a chip size package.例文帳に追加

チップサイズパッケージの信頼性を向上させる。 - 特許庁

APPARATUS AND METHOD FOR SINGULARIZING CHIP SIZE PACKAGE例文帳に追加

チップサイズパッケージのシンギュロライジング装置及び方法 - 特許庁

CHIP SIZE PACKAGE(CSP) AND MANUFACTURE THEREOF例文帳に追加

チップサイズ・パッケージ（ＣＳＰ）及びその作製方法 - 特許庁

WAFER LEVEL CHIP-SIZE PACKAGE AND MANUFACTURING METHOD THEREOF例文帳に追加

ウエハレベルチップサイズパッケージ及びその製造方法 - 特許庁

REARRANGED CHIP SIZE PACKAGE AND METHOD OF MANUFACTURE例文帳に追加

再配置チップサイズパッケージ及びその製造方法 - 特許庁

MULTILAYERED CERAMIC CHIP-SIZE PACKAGE AND ITS MANUFACTURE例文帳に追加

多層セラミックチップサイズパッケージ及びその製造方法 - 特許庁

STRUCTURE OF CHIP-SIZE PACKAGE AND METHOD OF FORMING THEREOF例文帳に追加

チップサイズパッケージの構造、及びその形成方法 - 特許庁

WAFER LEVEL CHIP SIZE PACKAGE AND ITS MANUFACTURING METHOD例文帳に追加

ウエハーレベル・チップサイズ・パッケージおよびその製造方法 - 特許庁

CHIP-SIZE PACKAGE AND METHOD FOR MANUFACTURING IT例文帳に追加

チップサイズパッケージおよびチップサイズパッケージの製造方法 - 特許庁

To form a seal ring without increasing a chip-size package in size.例文帳に追加

チップサイズパッケージのサイズを大きくすることなくシールリングを形成する。 - 特許庁

SEMICONDUCTOR DEVICE AND METHOD FOR SEALING CHIP-SIZE PACKAGE例文帳に追加

半導体装置およびチップサイズパッケージの封止方法 - 特許庁

CHIP SIZE STACK PACKAGE AND MANUFACTURE THEREFOR例文帳に追加

チップサイズスタックパッケージ及びメモリモジュールとその製造方法 - 特許庁

To provide an apparatus and method for singularizing chip size package to improve working efficiency of singularizing of chip size package.例文帳に追加

チップサイズパッケージのシンギュロライジング作業効率を高めることができるシンギュロライジング装置及び方法を提供する。 - 特許庁

To minimize an area of a chip size package having balls.例文帳に追加

ボールを有するチップサイズパッケージの面積を最小にする。 - 特許庁

To remove factors that increase the semiconductor chip size in a CSP (Chip Size Package) type semiconductor device which adopts POE (Pad On Element) technique and staggered electrode pad arrangement.例文帳に追加

ＰＯＥ（Pad On Element）技術と千鳥状の電極パッド配列とを採用したＣＳＰ（Chip Size Package）型の半導体装置において、半導体チップのサイズ増大要因をなくす。 - 特許庁

To reduce the package size of an IC(integrated circuit) having a chip size package.例文帳に追加

チップ・サイズ・パッケージを有するＩＣ（集積回路）装置において、パッケージサイズの縮小を可能にする。 - 特許庁

The first intermediate wiring 11 and the first CSP 13 (chip size package) are provided on the upper surface of a lower CSP 1.例文帳に追加

下部ＣＳＰ(chip size package)１の上面には第１の中継配線１１および第１のＣＳＰ１３が設けられている。 - 特許庁

SEMICONDUCTOR ELEMENT AND WAFER LEVEL CHIP SIZE PACKAGE HAVING IT例文帳に追加

半導体素子及びそれを備えたウエハレベル・チップサイズ・パッケージ - 特許庁

CHIP SIZE PACKAGE SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME例文帳に追加

チップ・サイズ・パッケージの半導体装置、およびその製造方法 - 特許庁

RESIN SEALING METHOD FOR CHIP SIZE PACKAGE AND RESIN SEALING DEVICE例文帳に追加

チップサイズパッケージの樹脂封止方法及び樹脂封止装置 - 特許庁

To provide a multi-chip package capable of overcoming limitation in the size and shape of a semiconductor chip in embodying the multi-chip package.例文帳に追加

マルチチップパッケージ具現における半導体チップのサイズと形態の制約を克服できるマルチチップパッケージを提供する。 - 特許庁

To reduce the IC chip size and package size of a tuner for FM data broadcasting.例文帳に追加

ＦＭデータ放送用チューナのＩＣチップサイズやパッケージサイズの小型化を図る。 - 特許庁

To enhance reliability at mounting of a chip size package.例文帳に追加

チップサイズパッケージの実装時における信頼性を向上させる。 - 特許庁

CHIP-SIZE PACKAGE INTERPOSER, ITS MANUFACTURE AND INTERMEDIATE MEMBER例文帳に追加

チップサイズパッケージ用インターポーザ及びその製造方法と中間部材 - 特許庁

To improve reliability when a chip-size package is mounted.例文帳に追加

チップサイズパッケージの実装時における信頼性を向上させる。 - 特許庁

SEMICONDUCTOR ELEMENT AND WIRE-BONDING CHIP SIZE PACKAGE EQUIPPED THEREWITH例文帳に追加

半導体素子及びそれを備えたワイヤボンディング・チップサイズ・パッケージ - 特許庁

To make the size of a chip size package mounting body equal to a chip size without degrading reliability of the mounting body and, at the same time, to suppress the manufacturing cost of the mounting body.例文帳に追加

チップ・サイズ・パッケージ実装体の信頼性を維持し、サイズをチップサイズと同一とし、かつ製造コストも抑える。 - 特許庁

The semiconductor chip includes a CSP (chip size package), an FC (flip chip) or a BGA (ball grid array) semiconductor chip.例文帳に追加

半導体チップとしてはＣＳＰ（チップサイズパッケージ）、ＦＣ（フリップチップ）もしくはＢＧＡ（ボールグリッドアレイ）半導体チップが挙げられる。 - 特許庁