| 意味 | 例文 |
COPPER INTERCONNECTの部分一致の例文一覧と使い方
該当件数 : 60件
A wiring pattern formed on the electric wiring tape 401 by a copper foil 401f includes a plurality of interconnect lines 70, 80 and 81 of different width, and thin interconnect line 70 is arranged on the side closest to the end at a bend between the first and second planes.例文帳に追加
電気配線テープ４０１に銅箔４０１ｆによって形成された配線パターンには、幅の異なる複数の配線７０，８０，８１が含まれ、第１の面と第２の面の間の屈曲部において、最も端部側には、細い配線７０が配置されている。 - 特許庁
To cap a layer on a surface of a copper interconnect wiring layer for use in interconnect structures for integrated circuits and to provide a method and apparatus for forming improved integration interconnection structures for integrated circuits by the application of gas-cluster ion-beam processing.例文帳に追加
ガスクラスターイオンビーム処理プロセスの適用により、集積回路の相互接続構造に使用される、銅の相互接続配線層の表面上で、層をキャップ化する、改良された集積相互接続、集積回路の構造を形成する方法ならびに機器である。 - 特許庁
To solve a matter that the wiring resistance increases due to formation of surface copper oxide when direct writing patterning interconnect line is formed using nano copper metal particles, and to mount a semiconductor device on a semiconductor by lowering the resistance after writing.例文帳に追加
ナノ銅金属粒子を用いた直描方式パターニング配線を形成するに際して、表面酸化銅形成により配線抵抗が大きくなるという問題点を解決して、描画後の低抵抗化を図り、半導体に実装可能にする。 - 特許庁
A plurality of wiring layers is laminated that are composed of an interlayer insulation film 405 and interconnect 407 made of copper, a solder resist layer 408 is formed at an uppermost layer, and a multi-layer wiring structure is constituted.例文帳に追加
層間絶縁膜４０５および銅からなる配線４０７からなる配線層が複数層積層し、最上層にソルダーレジスト層４０８を形成し、多層配線構造体を構成する。 - 特許庁
The semiconductor device is provided with an active device which is arranged on a semiconductor substrate, an interconnect layer which is formed on the active device and contains copper, and an outermost metallization layer which is located over the interconnection layer.例文帳に追加
半導体デバイスは、半導体基板の上に配置される活性デバイスと、活性デバイスの上に形成された銅を含む相互接続層と、相互接続層を覆って位置する最外側メタライゼーション層とを備える。 - 特許庁
A method for making semiconductor interconnect features in a dielectric layer includes depositing a copper seed layer over a barrier layer that is formed over the dielectric layer and into etched features of the dielectric layer.例文帳に追加
誘電体層に半導体結線形状を形成するための方法は、誘電体層上に形成された形成されたバリア層上、および誘電体層のエッチング形状内に、銅シード層を蒸着する工程を含む。 - 特許庁
The semiconductor device includes a semiconductor substrate 1; an insulating layer 19 on the semiconductor substrate 1; a plurality of contact plugs 16 and 66 in the insulating layer 19; an insulating layer 30; and a capacitor 82, a plurality of contact plugs 25 and 75, barrier metal layers 27 and 87, and copper interconnect lines 29 and 88 provided in the insulating layer 30.例文帳に追加
半導体基板１と、半導体基板１上の絶縁層１９と、絶縁層１９内の複数のコンタクトプラグ１６，６６と、絶縁層３０と、絶縁層３０内に設けられた、キャパシタ８２、複数のコンタクトプラグ２５，７５、バリアメタル層２７，８７及び銅配線２９，８８とを備えている。 - 特許庁
A ribbon lead wire solder plated onto an ordinary copper foil is employed as a wiring material for an interconnect 3, which is provided at a connecting part 3C between some solar cell 2A and an adjacent solar cell 2B, with a buffer part 3D for preventing strain due to thermal expansion.例文帳に追加
通常使用されている銅箔上に半田メッキされたリボン導線をインターコネクタ３用の配線材として用い、ある太陽電池セル２Ａとこれと隣接配置される太陽電池セル２Ｂとの間の接続部分のインターコネクタ３Ｃに熱膨張による歪みを防止するための歪み緩衝部３Ｄ設ける。 - 特許庁
To prevent a short line occurring when a SiN film cannot be made to open completely by via etching having improved sticking force, by using a Ta/TaN film instead of the SiN film as a capping film, and to provide a method for fabricating a copper interconnect which can eliminate increasing elements of a dielectric constant.例文帳に追加
本発明は前記のような従来技術の問題点を解決するためのことで、 SiN膜代わりにTa/TaN膜をキャッピング膜で使うことで、付着力が向上してビア蝕刻でSiN膜をまったくオープンさせることができなくて発生する短線を防止する事だけではなく、誘電定数の増加要素を無くすことができる銅配線の形成方法を提供する。 - 特許庁
| 意味 | 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！
|
ログイン |
Weblio会員(無料)になると
|
