「COPPER INTERCONNECT」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Ti LINER FOR COPPER INTERCONNECT WITH LOW-K DIELECTRIC例文帳に追加

ｌｏｗ−ｋ誘電体による銅相互接続用Ｔｉライナ - 特許庁

MULTILAYERED BARRIER-METAL THIN FILM FOR COPPER INTERCONNECT BY ALCVD例文帳に追加

ＡＬＣＶＤによるＣｕインターコネクトのための多層バリアメタル薄膜 - 特許庁

COPPER INTERCONNECT WIRING AND METHOD AND APPARATUS FOR FORMING THEREFOR例文帳に追加

銅相互接続配線、ならびにそれを構成するための方法および機器 - 特許庁

COPPER ALLOY SPUTTERING TARGET FOR FORMING SEMICONDUCTOR DEVICE INTERCONNECT LINE SEED LAYER, AND SEMICONDUCTOR DEVICE INTERCONNECT LINE SEED LAYER例文帳に追加

半導体装置配線シード層形成用銅合金スパッタリングターゲットおよび半導体装置配線シード層 - 特許庁

The interconnect structure provides a highly reliable copper interconnect structure for improving current carrying capabilities (e.g., current spreading).例文帳に追加

本発明の相互接続構造体は、通電性能（例えば電流拡散）を改善するための高信頼性銅相互接続構造体を提供する。 - 特許庁

In this semiconductor device 1, a copper interconnect layer 14 that has an interconnect including an inductor 141 with the interconnect including the inductor 141 buried in an interconnect trench formed in an insulating layer 21, and copper interconnect layers 11-13, which include no inductor and are buried in interconnect trenches formed in other insulating layers 15, 17 and 19, respectively, are stacked together.例文帳に追加

半導体装置１は、インダクタ１４１を含む配線を有し、絶縁層２１に形成された配線溝に前記インダクタ１４１を含む配線が埋設された銅配線層１４と、インダクタを含まず、他の絶縁層１５，１７，１９に形成された配線溝に埋設された銅配線層１１〜１３とが積層されている。 - 特許庁

METHOD FOR MANUFACTURING COPPER INTERCONNECT HAVING INTERLAYER INSULATOR OF VERY LOW PERMITTIVITY例文帳に追加

非常に低い誘電率の層間絶縁体を有する銅インターコネクトを製造する方法 - 特許庁

At first, interconnect 5w containing copper is formed on a semiconductor substrate 1 ((A)step).例文帳に追加

まず半導体基板１上に銅を含む配線５ｗが形成される（（Ａ）工程）。 - 特許庁

METHOD AND APPARATUS FOR FORMING PLANARIZED COPPER INTERCONNECT LAYER USING ELECTROLESS MEMBRANE DEPOSITION例文帳に追加

無電解薄膜析出法により平坦化銅相互接続層を形成する方法および装置 - 特許庁

A package structure has a substrate 218, a chip 202, and a plurality of copper interconnect lines 204a.例文帳に追加

パッケージ構造は、基板２１８、チップ２０２、複数の銅配線２０４ａを備える。 - 特許庁

PROCESS FOR FORMING COPPER PATTERN INTERCONNECT LINE, SEMICONDUCTOR DEVICE FABRICATED USING THAT METHOD, AND NANO COPPER METAL PARTICLE例文帳に追加

銅パターン配線形成方法及び該方法を用いて作成された半導体装置、並びにナノ銅金属粒子 - 特許庁

METAL BARRIER FOR COPPER INTERCONNECT THAT INCORPORATES SILICON IN THE METAL BARRIER OR AT THE COPPER/METAL BARRIER INTERFACE例文帳に追加

金属障壁体の中にまたは銅／金属障壁体の界面にシリコンが取り込まれた銅相互接続体に対する金属障壁体 - 特許庁

To provide a semiconductor device, performing interconnect line using copper interconnect line, which can suppress a spread of copper to interlayer insulating film by removing a barrier metal layer in upper layer interconnect line groove when removing the barrier metal layer of a connection hole.例文帳に追加

銅配線を用いて配線を行う半導体装置において、接続孔のバリアメタル層の除去の際に、上層配線溝におけるバリアメタル層の除去による層間絶縁膜への銅の拡散を抑えることができる半導体装置を得ること。 - 特許庁

Inspection inner interconnect lines 53 connected to the inspection through-hole copper plating layer 49 are provided inside the printed wiring board 37, and the inspection inner interconnect line 53 is connected to the through-hole copper plating layer 41 provided on the inner wall of the through-hole 39 with a connector 55 smaller in width than the inspection inner interconnect line 53.例文帳に追加

プリント配線基板３７の内部には、検査用スルーホール銅めっき４９に接続する検査用内層配線５３を設け、検査用内層配線５３と、スルーホール３９の内壁のスルーホール銅めっき４１とを、検査用内層配線５３よりも幅の狭い接続部５５で接続する。 - 特許庁

To obtain a semiconductor device having a buried wiring structure employing copper in which barrier metal is removed from the contact hole portion of a Cu buried interconnect line and resistance is reduced sufficiently between an upper layer interconnect line and a lower interconnect line.例文帳に追加

この発明は、銅を用いた埋め込み配線構造を有する半導体装置に関し、Ｃｕ埋め込み配線の接続孔部分からバリアメタルを排除し、かつ、上層配線と下層配線との間の抵抗値を十分に小さくすることを目的とする。 - 特許庁

A patterning interconnect line employing nano copper metal particles is formed on a substrate by a direct writing system and then metal surface oxide film of that interconnect line is reduced by atomic hydrogen and/or organic substances are removed therefrom.例文帳に追加

本発明は、基板上にナノ銅金属粒子を用いたパターニング配線を直描方式により形成し、この配線に対して、原子状水素により金属表面酸化膜の還元、及び又は、有機物の除去の処理をする。 - 特許庁

In a method for fabricating a semiconductor device, interconnect grooves are formed in an insulating film formed on a substrate, and then a copper film is formed on the insulating film to fill the interconnect grooves.例文帳に追加

半導体装置の製造方法は、基板上の絶縁膜に配線溝を形成した後に、絶縁膜の上に配線溝を埋め込むように銅膜を形成する。 - 特許庁

To provide a production process of a semiconductor device equipped with interconnect, which can ensure high reliability, by preventing impairment of EM resistance caused by electrical conductivity deterioration of copper interconnect at a contact hole bottom.例文帳に追加

コンタクトホール底部における銅配線の電気伝導度低下に起因するＥＭ耐性の劣化を防止し、高信頼性を確保できる配線を備えた半導体装置の製造方法を提供する。 - 特許庁

To provide a method of directly passivating exposed Cu surfaces of a Cu interconnect structure by converting the surfaces to copper silicide.例文帳に追加

その表面をケイ化銅に転化することにより、銅相互接続構造の露出銅表面を直接不動態化するための方法を提供すること。 - 特許庁

COPPER ALLOY SPUTTERING TARGET FOR FORMING SEMICONDUCTOR DEVICE INTERCONNECT LINE SEED LAYER AND SEED LAYER FORMED USING THAT TARGET例文帳に追加

半導体装置配線シード層形成用銅合金スパッタリングターゲットおよびこのターゲットを用いて形成したシード層 - 特許庁

To provide a method of manufacturing a semiconductor device that includes a cleaning step of preventing corrosion of interconnect containing copper.例文帳に追加

銅を含む配線の腐食を抑制できる洗浄工程を含む半導体装置の製造方法を提供する。 - 特許庁

An average grain size of the inductor 141 is larger than average grain sizes of the interconnects in the copper interconnect layers 11-13 that contain no inductor.例文帳に追加

インダクタ１４１の平均グレインサイズが、インダクタを含まない銅配線層１１〜１３の配線の平均グレインサイズよりも大きい。 - 特許庁

To provide an aqueous composition useful for chemical mechanical polishing of a patterned semiconductor wafer containing a copper interconnect metal.例文帳に追加

銅配線金属を含有するパターン付き半導体ウエーハのケミカルメカニカルポリッシングに有用な水性組成物を提供する。 - 特許庁

Source and drain regions 9 in the top surface of the semiconductor substrate 1 are electrically connected to copper interconnect lines 29.例文帳に追加

半導体基板１の上面内のソース・ドレイン領域９は銅配線２９に電気的に接続されている。 - 特許庁

Furthermore, one of source and drain regions 59 in a top surface of the semiconductor substrate 1 is electrically connected to the copper interconnect line 88.例文帳に追加

また、半導体基板１の上面内のソース・ドレイン領域５９の一方は銅配線８８に電気的に接続されている。 - 特許庁

Subsequently, portions of the copper film which exist on the outside of the interconnect grooves are polished to form interconnections, and then a cleaning process is performed on the resulting substrate.例文帳に追加

続いて、銅膜における配線溝の外部に存在する部分を研磨して配線を形成した後に、基板に対して洗浄処理を施す。 - 特許庁

To provide a composition and a method for polishing a copper interconnect effectively at a low down force pressure.例文帳に追加

小さいダウンフォース圧力で銅配線を効果的に研磨するための研磨組成物及び研磨方法を提供する。 - 特許庁

To provide polishing slurry useful for removing a ruthenium-barrier layer which is a copper interconnect seed layer.例文帳に追加

銅配線のシード層であるテルニウムのバリア層を除去するのに有用である研磨スラリーを提供する。 - 特許庁

To provide a method of polishing a patterned semiconductor wafer containing a copper interconnect metal with a polishing pad.例文帳に追加

局面は、銅配線金属を含有するパターン付き半導体ウエーハを、研磨パッドで研磨する方法を提供する。 - 特許庁

A copper interconnect line 107 is composed of a silicon low-concentration region 104 and a silicon solid solution 106 provided on the silicon low-concentration region 104.例文帳に追加

銅配線１０７を、シリコン低濃度領域１０４と、その上部に設けられたシリコン固溶層１０６からなる構成とする。 - 特許庁

To provide a method where a thin film resistor is incorporated into an integrated circuit containing a copper interconnect formed by using a dual damascene structure.例文帳に追加

二重ダマシン構造を使用して形成された銅インターコネクトを含む集積回路内に薄膜レジスターを組み入れる方法を提供する。 - 特許庁

For example, the method according to preferred embodiments may be used to form copper comprising interconnect structures in a semiconductor device.例文帳に追加

例えば、本発明の具体例にかかる方法は、半導体デバイス中に銅含有相互接続構造を形成するのに使用される。 - 特許庁

For example, the method according to embodiments may be used to form copper containing interconnect structures in a semiconductor device.例文帳に追加

例えば、本発明の具体例にかかる方法は、半導体デバイス中に銅含有相互接続構造を形成するのに使用される。 - 特許庁

The substrate 218 has at least one conductive structure 209, and the copper interconnect line 204a has an insulating material on a front surface.例文帳に追加

基板２１８は少なくとも１つの導電構造２０９を備え、銅配線２０４ａは表面に絶縁物質を備える。 - 特許庁

The method is disclosed for forming the copper interconnection conductor in order to interconnect and couple active and passive elements.例文帳に追加

能動及び受動素子を配線連結するために、銅配線導電体を形成する方法が開示される。 - 特許庁

In this integrated circuit device provided with copper interconnects 18, 20 and 22, the copper interconnect has alloying elements therein, which prevent grain growth of the copper due to self annealing.例文帳に追加

銅製相互接続１８、２０、２２を有する集積回路デバイスにおいて、前記銅製相互接続は、その中に合金化元素を有し、この合金化元素が自己アニールに起因する銅の粒子成長を阻止することを特徴とする。 - 特許庁

An entire copper surface of the copper interconnect structure may be silicided, or a local portion of the surface may be silicided after an opening is formed in an overlying dielectric to expose a portion of the copper surface.例文帳に追加

銅相互接続構造の銅表面全体をケイ化する場合もあれば、銅表面の一部分を露出するように上に重なる誘電体に開口部を形成した後で表面の局部部分をケイ化する場合もある。 - 特許庁

The silicon solid solution layer 106 has a structure in which silicon is arranged as an interstitial element or a substitutional element in a copper crystal structure forming the copper interconnect line 107.例文帳に追加

シリコン固溶層１０６は、銅配線１０７を構成する銅の結晶構造中にシリコンが格子間元素または置換元素として配置された構造となっている。 - 特許庁

A wiring pattern formed on the electric wiring tape 401 by a copper foil 401f includes a plurality of interconnect lines 70, 80 and 81 of different width, and thin interconnect line 70 is arranged on the side closest to the end at a bend between the first and second planes.例文帳に追加

電気配線テープ４０１に銅箔４０１ｆによって形成された配線パターンには、幅の異なる複数の配線７０，８０，８１が含まれ、第１の面と第２の面の間の屈曲部において、最も端部側には、細い配線７０が配置されている。 - 特許庁

To cap a layer on a surface of a copper interconnect wiring layer for use in interconnect structures for integrated circuits and to provide a method and apparatus for forming improved integration interconnection structures for integrated circuits by the application of gas-cluster ion-beam processing.例文帳に追加

ガスクラスターイオンビーム処理プロセスの適用により、集積回路の相互接続構造に使用される、銅の相互接続配線層の表面上で、層をキャップ化する、改良された集積相互接続、集積回路の構造を形成する方法ならびに機器である。 - 特許庁

To realize microfabrication of copper trench interconnect lines subsequent to 0.1 μm generation by preventing crevice corrosion of copper between a copper line and a barrier layer thereby employing a tungsten based barrier layer or a titanium based barrier layer which can be deposited with good coverage by CVD.例文帳に追加

銅配線／バリア層間の銅の隙間腐食を防止することにより、ＣＶＤ法によりカバリッジ良く成膜できるタングステン系バリア層もしくはチタン系バリア層を採用して、０．１μｍ世代以降の銅溝配線の微細化を図る。 - 特許庁

To provide a method for preventing copper oxidation in a dual damascene process, in which the oxidation of the surface of a copper metal combined with oxygen is prevented, so that dangling bonds on the surface of the copper metal are coupled to N_2 or H_2, after opening a copper interconnect to the atmosphere.例文帳に追加

本発明は前記のような従来技術の諸般の短所と問題点を解決するために、銅の配線が大気中に開放された後、銅の金属の表面のダングリングボンドとN_２またはH_２が結合するようにして、銅の金属の表面が酸素と結合して酸化されることを防止するデュアルダマシン工程の中で銅の酸化防止方法を提供する。 - 特許庁

A silane passivation process, carried out in-situ together with the formation of a subsequent dielectric film, converts the exposed Cu surfaces of the Cu interconnect structure, to copper silicide.例文帳に追加

その後の誘電体フィルムの形成とともに原位置に実行されるシラン・パッシベーション・プロセスは、Ｃｕ相互接続構造の露出したＣｕ表面をケイ化銅に転化する。 - 特許庁

A method for making semiconductor interconnect features in a dielectric layer includes depositing a copper seed layer over a barrier layer that is formed over the dielectric layer and into etched features of the dielectric layer.例文帳に追加

誘電体層に半導体結線形状を形成するための方法は、誘電体層上に形成された形成されたバリア層上、および誘電体層のエッチング形状内に、銅シード層を蒸着する工程を含む。 - 特許庁

To provide a method for manufacturing a copper interconnect integrating an air gap as an inter-layer insulator or an in-layer insulator and the inter- layer insulator.例文帳に追加

層間絶縁体、あるいは層内絶縁体および層間絶縁体としてエアギャップを統合する銅のインタコネクトを製造する方法を提供すること。 - 特許庁