「LOGIC SIMULATION」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

SIMULATION METHOD FOR LOGIC CIRCUIT例文帳に追加

論理回路のシミュレーション方法 - 特許庁

LOGIC CIRCUIT SIMULATION METHOD例文帳に追加

論理回路シミュレーション方法 - 特許庁

LOGIC SIMULATION APPARATUS例文帳に追加

論理シミュレーション装置 - 特許庁

LOGIC SIMULATION SYSTEM例文帳に追加

論理シミュレーション装置 - 特許庁

METHOD FOR PARALLEL LOGIC SIMULATION例文帳に追加

並列論理シミュレーション方法 - 特許庁

LOGIC SIMULATION METHOD例文帳に追加

論理シミュレーション方法 - 特許庁

LOGIC SIMULATION SYSTEM例文帳に追加

論理シュミレーションシステム - 特許庁

LOGIC SIMULATION SYSTEM例文帳に追加

論理シミュレーションシステム - 特許庁

LOGIC SIMULATION DEVICE例文帳に追加

論理シミュレーション装置 - 特許庁

LOGIC SIMULATION METHOD AND LOGIC SIMULATION APPARATUS例文帳に追加

論理シミュレーション方法および論理シミュレーション装置 - 特許庁

LOGIC SIMULATOR AND LOGIC SIMULATION METHOD例文帳に追加

論理シミュレータ及び論理シミュレーション方法 - 特許庁

LOGIC SIMULATOR AND LOGIC SIMULATION METHOD例文帳に追加

論理シミュレータおよび論理シミュレーション方法 - 特許庁

LOGIC SIMULATOR AND LOGIC SIMULATION METHOD例文帳に追加

論理シミュレータと論理シミュレーション方法 - 特許庁

METHOD FOR LOGIC SIMULATION, AND LOGIC SIMULATOR例文帳に追加

論理シミュレーション方法および論理シミュレータ - 特許庁

LOGIC SIMULATION SYSTEM, LOGICAL SIMULATION METHOD, AND LOGIC SIMULATION PROGRAM例文帳に追加

論理シミュレーションシステム、論理シミュレーション方法及び論理シミュレーションプログラム - 特許庁

LOGIC CIRCUIT SIMULATION METHOD, LOGIC CIRCUIT SIMULATION PROGRAM, AND LOGIC CIRCUIT SIMULATION DEVICE例文帳に追加

論理回路シミュレーション方法、論理回路シミュレーションプログラム、および論理回路シミュレーション装置 - 特許庁

CLOCK CONTROLLER, AND LOGIC SIMULATION METHOD AND LOGIC SIMULATION DEVICE USING IT例文帳に追加

クロックコントローラ及びそれを用いた論理シミュレーション方法と論理シミュレーション装置 - 特許庁

LOGIC SIMULATION DEVICE, LOGIC SIMULATION METHOD AND COMPUTER READABLE RECORDING MEDIUM例文帳に追加

論理シミュレーション装置、論理シミュレーション方法、およびコンピュータ読み取り可能な記録媒体 - 特許庁

LOGIC SIMULATION METHOD, AND RECORDING MEDIUM RECORDING PROGRAM FOR LOGIC SIMULATION例文帳に追加

論理シミュレーション方法、および、論理シミュレーション用プログラムを記録する記録媒体 - 特許庁

SYSTEM FOR PROVIDING SERVICE OF LOGIC SIMULATION, AND COMPUTER FOR LOGIC SIMULATION例文帳に追加

論理シミュレーションのサービス提供システム及び論理シミュレーション用コンピュータ - 特許庁

LOGIC SIMULATION METHOD AND LOGIC SIMULATOR OF SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路の論理シミュレーション方法および論理シミュレータ - 特許庁

LOGIC CIRCUIT REDUCING DEVICE, METHOD AND DEVICE FOR LOGIC SIMULATION例文帳に追加

論理回路削減装置ならびに論理シミュレーション方法および装置 - 特許庁

LOGIC SIMULATION WAVEFORM DATA REDUCING METHOD例文帳に追加

論理シミュレーション波形データ削減方法 - 特許庁

To reduce the time required for logic simulation.例文帳に追加

論理シミュレーションに要する時間を削減する。 - 特許庁

SYSTEM FOR LOGIC SIMULATION AND ITS CONTROL METHOD例文帳に追加

論理シミュレーション用システム及びその制御方法 - 特許庁

ANALOG/DIGITAL HYBRID LOGIC SIMULATION METHOD例文帳に追加

アナログ・デジタル混載論理シミュレーション方法 - 特許庁

LOGIC SIMULATION METHOD AND ITS DEVICE例文帳に追加

論理シミュレーション方法及びその装置 - 特許庁

DELAY ADDED RTL LOGIC SIMULATION METHOD AND DEVICE例文帳に追加

遅延付加ＲＴＬ論理シミュレーション方法および装置 - 特許庁

LOGIC CIRCUIT SIMULATOR AND SIMULATION METHOD例文帳に追加

論理回路シュミレータ及びシュミレーション方法 - 特許庁

LOGIC SIMULATION SYSTEM FOR DATA PROCESSOR例文帳に追加

データ処理装置の論理シミュレーション方式 - 特許庁

DEVICE AND METHOD FOR PROCESSING LOGIC SIMULATION例文帳に追加

論理シミュレーション処理装置及び方法 - 特許庁

INTERNAL SIGNAL MONITORING METHOD AND LOGIC SIMULATION DEVICE例文帳に追加

内部信号監視方法及び論理シミュレーション装置 - 特許庁

LOGIC VERIFYING DEVICE BY COOPERATION SIMULATION例文帳に追加

協調シミュレーションによる論理検証装置 - 特許庁

METHOD AND DEVICE FOR LOGIC SIMULATION例文帳に追加

論理シミュレーション方法及び装置 - 特許庁

METHOD AND APPARATUS FOR LOGIC SIMULATION例文帳に追加

論理シミュレーション方法および装置 - 特許庁

LOGIC SIMULATION JOB CONTROL SYSTEM例文帳に追加

論理シミュレーションジョブ制御方式 - 特許庁

METHOD AND DEVICE FOR LOGIC SIMULATION例文帳に追加

論理シュミレーション方法及び装置 - 特許庁

The logic simulation method simulates the operation of the logic circuit 101 in which the logic is reduced using this logic circuit reducing device.例文帳に追加

論理シミュレート方法は、この論理回路削減装置を用いて論理を削減された論理回路の動作をシミュレートする。 - 特許庁

To provide a logic simulation apparatus, which extracts only parts, the logic of which is affected by circuit change, performs logic simulation, and shortens logic simulation execution time when performing logic simulation after circuit change using test patterns executed before circuit change.例文帳に追加

回路変更前に実行したテストパターンを用いて回路変更後の論理シミュレーションを行う場合、回路変更により論理に影響を受ける箇所のみを抽出して論理シミュレーションを行い、論理シミュレーションの実行時間を短縮する論理シミュレーション装置を得ること。 - 特許庁

RECORDING MEDIUM FOR LOGIC DESCRIPTION DATA, DEVELOPMENT METHOD FOR SEMICONDUCTOR DEVICE, AND LOGIC SIMULATION METHOD例文帳に追加

論理記述データの記録媒体、半導体デバイスの開発方法、及び論理シミュレーション方法 - 特許庁

To reduce time required to verify a logic circuit based on a logic simulation.例文帳に追加

論理シミュレーションに基づく論理回路の検証に要する時間を削減すること。 - 特許庁

A logic simulation execution part 211 executes logic simulation by use of the generated input pattern.例文帳に追加

論理シミュレーション実行部２１１によって、生成された入力パタンを用いて論理シミュレーションを実行する。 - 特許庁

To provide a device and method for logic simulation, capable of reducing the time required for the logic simulation.例文帳に追加

論理シミュレーションに要する時間を低減することのできる、論理シミュレーション装置、及び論理シミュレーション方法を提供する。 - 特許庁

To permit high-speed detailed verification by using both a delayed logic simulation and a non-delayed logic simulation.例文帳に追加

遅延論理シミュレーションと、非遅延論理シミュレーションとの併用を可能とし、高速でかつ詳細な検証を行うことができるようにする。 - 特許庁

Thus, a correct input signal for performing logic simulation by a logic simulation executing part 300 is automatically generated.例文帳に追加

これによって論理シミュレーション実行部３００で論理シミュレーションを行うための正しい入力信号が自動生成できる。 - 特許庁