「LOGIC SIMULATION」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

The logic simulator decides an output of a cell of a digital circuit defined by a netlist with delay 20 and an error message to be outputted to an error message 70 in accordance with processing of a timing error constraint specifying information 50, when an allowed value of a timing constraint defined by a standard cell library for delayed simulation 30 is violated.例文帳に追加

論理シミュレータは、遅延シミュレーション用標準セルライブラリ３０に規定されているタイミング制約の許容値を違反した場合、タイミングエラー制約指定情報５０の処理にしたがって、遅延付きネットリスト２０で定義されるデジタル回路のセルの出力およびエラーメッセージ７０に出力するエラーメッセージを決定する。 - 特許庁

To solve a problem such that the effect of parallelism is lowered by the bottleneck of communication as the number of divided logics increases since it is necessary to communicate the event information of signals spread between processors and time information for synchronism through a network when the respective object logics divided by a parallel logic simulator for dividing and parallel executing simulation object logics are divided although they are simulated on independent memory spaces.例文帳に追加

シミュレーション対象論理を分割して並列実行させる並列論理シミュレータにおいて分割したそれぞれの対象論理は、独立したメモリ空間上でシミュレーションさせるが分割した場合、プロセッサ間にまたがる信号のイベント情報及び同期のための時刻情報をネットワークを介して通信しなければならない。 - 特許庁

When the timing of a circuit having a PLL block is verified by an event-driven type logic simulation method, a jitter value characteristic of the PLL block included in a target circuit is described in a delay library and added to or subtracted from the result obtained by timing verification, thereby performing the timing verification while the jitter value is taken into consideration according to whether the setup and hold of the target circuit are satisfied.例文帳に追加

PLLブロックを有する回路をイベントドリブン方式の論理シミュレーション方法でタイミング検証を行う場合、ターゲットとなる回路に含まれるPLLブロック固有のジッタ値を遅延ライブラリーに記述し、タイミング検証により得られた結果にジッタ値を加算もしくは減算し、ターゲットとなる回路のSetup／Holdを満足するか否かでジッタ値を考慮したタイミング検証を行う段階を有する。 - 特許庁

When the set maker places an order for LSI manufacture with the LSI maker (S22), the LSI maker performs logic design for an integrated circuit (S26), placement and routing (S28) and timing simulation (S30), and by the set maker's approval, manufactures LSI (S38), delivers it to the set maker (S40) and receives a consideration (S42).例文帳に追加

セットメーカが、ＬＳＩメーカにＬＳＩの製造を発注すると（Ｓ２２）、ＬＳＩメーカは、集積回路の論理設計を行い（Ｓ２６）、配置配線（Ｓ２８）、タイミングシミュレーション（Ｓ３０）を行って、セットメーカの評価を受けた後、ＬＳＩを製造して（Ｓ３８）、セットメーカに納品し（Ｓ４０）、その対価を受け取る（Ｓ４２）。 - 特許庁

This information transmission network generating method is provided with a means for investigating an information transmitting process between nodes in an objective area, a network forming means for forming a network between the nodes by a biased net model logic including time concept from this obtained data, and a simulation forming means for expressing the information transmitting process successively transmitted and spread from an optional information transmitting source as a network forming process.例文帳に追加

対象域のノード間の情報伝達過程を調査してそのデータを取得する手段と、この取得されたデータを時間概念を含む偏ネットモデル理論によってノード間ネットワークを形成するネットワーク形成手段と、任意の情報発信源から順次伝え広められる情報伝達過程を、ネットワーク形成過程として表現するシミュレーション形成手段とを具備してなる情報伝達ネットワークの生成方法である。 - 特許庁