「LOGIC SIMULATION」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

Corresponding to the presence/absence of the adjacent layout graphic (S14), any one of first and second delay times is selected as the delay time of each cell provided in the integrated circuit (S15) and logic simulation is performed (S16).例文帳に追加

集積回路が含む各セルの遅延時間として、隣接するレイアウト図形の有無に応じて（Ｓ１４）第１または第２の遅延時間のいずれかを選択し（Ｓ１５）、論理シミュレーションを行う（Ｓ１６）。 - 特許庁

A logic simulator 140 sets a logical value for a signal corresponding to the signal limitation information by using API, and carries out the simulation, and outputs the logical value of the signal to be verified by using API.例文帳に追加

論理シミュレータ１４０では、ＡＰＩを使って信号制約情報に対応する信号に論理値を設定し、シミュレーションを実行し、ＡＰＩを使って検証対象の信号の論理値を出力する。 - 特許庁

An extraction information integration unit 7 integrates these pieces of information, an extraction information conversion unit 8 converts the integrated information into a logic verification data format, a simulation execution unit 9 performs the logic verification of a circuit, and a result creation unit 10 creates logic verification result data of a development connection drawing format, a time chart format, and a text format in which corresponding circuit elements are linked.例文帳に追加

抽出情報統合部７がこれらの情報を統合し、抽出情報変換部８が論理検証用データ形式に変換して、シミュレーション実行部９が回路の論理検証を行い、結果作成部１０が対応する回路素子同士がリンクした展開接続図形式、タイムチャート形式およびテキスト形式の論理検証結果データを作成する。 - 特許庁

In receipt of data by the circuit operation simulation device, the receipt device receives the data, reads the ID stored at the first from the ID storage device, and gives the received data to the corresponding logic verification module.例文帳に追加

回路動作模擬装置がデータを受信すると、受信装置が該データを受け取り、ＩＤ記憶装置から最も先に記録されたＩＤを読み出し、該当する論理検証モジュールに対して受信したデータを与える。 - 特許庁

Should an error occur during the dynamic simulation, the verification apparatus searches for and presents the cause of the error involved in the logic system, based on the information about the state of execution and the information about the internal expressions.例文帳に追加

動的シミュレーションでエラーが発生した場合に、検証装置は、実行状態に関する情報と、内部表現に関する情報とに基づいて、論理システムに含まれるエラーの原因個所を探索して提示する。 - 特許庁

To achieve highly precise logic simulation even under such circumstances that an element delay value varies due to duration of a signal by setting an element delay value under the consideration of the influence of the duration of the signal of an input signal.例文帳に追加

入力信号の信号の持続時間の影響を加味した素子遅延値を設定し、信号の持続時間によって素子遅延値が変動する状況においても精度の高い論理シミュレーションを実現する。 - 特許庁

To provide a logic verification system that can reduce the usage of memory, disk and other resources by shortening the time required for simulation and reducing output information, and can efficiently extract coverage information.例文帳に追加

シミュレーションに要する時間の短縮、及び出力情報の削減によるメモリ、ディスク等リソース使用量の低減が可能で、かつ、カバレッジ情報を効率よく抽出可能な論理検証システムを提供する。 - 特許庁

The system simulates an identical physical model on the basis of each of two different decisions, that is, the decision logic to make an autonomous decision and a decision by an expert or the like with identical simulation scenarios to record the behaviors.例文帳に追加

同一シミュレーションシナリオのもとで、同一の物理モデルを、２つの異なった判断、すなわち自律的な判断を行なう判断ロジックと、専門家等の判断とに基づいてそれぞれシミュレーションを実行し、それらの挙動を記録する。 - 特許庁

In this field apparatus diagnosing system, by specifying a railroad station to be diagnosed from a client terminal 21, a field apparatus diagnosing device 8 loads a field apparatus simulation logic 11i of the railroad station from a storing means 12.例文帳に追加

本発明の現場機器診断システムでは、クライアント端末フ21から診断対象となる鉄道駅を指定することにより、現場機器診断装置８が該当する鉄道駅の現場機器模擬論理11iを記憶手段12からローディングする。 - 特許庁

To provide an operation simulation system for a PLC (Programmable Logic Controller) control object that is designed to be able to check the operation of software by simulating using a PC the operation of the PLC control object without using a target machine device.例文帳に追加

ＰＬＣ制御対象の動作を、対象となる機械装置を用いることなくＰＣでシミュレーションしてソフトの動作確認をすることができるようにしたＰＬＣ制御対象の動作シミュレーションシステムを提供すること。 - 特許庁

To obtain a method and device for logic simulation capable of logically simulating the function of A/D conversion and verifying the function of a whole semiconductor integrated circuit in which analog circuits and digital circuits exist mixedly.例文帳に追加

Ａ／Ｄ変換機能の論理シュミレーションが可能であり、アナログ回路及びデジタル回路が混在する半導体集積回路全体の機能検証が可能な論理シュミレーション方法及び装置を提供することを目的とする。 - 特許庁

The verification pattern generation device is divided to a transfer pattern generation device performing pattern generation in a transfer unit such as write or read, and a circuit operation simulation device simulating a circuit inputting a signal to a logic circuit of a verification object.例文帳に追加

検証パターンの発生装置を、書き込み、読み出しといった転送単位で行う転送パターン発生装置と、検証対象論理回路へ信号を入力する回路を信号レベルで摸擬する回路動作摸擬装置とに分ける。 - 特許庁

To provide a technology for preparing a "logic circuit operation model" for achieving precision of RTL for achieving a verification purpose, and for setting a simulation execution time in an allowable range even in if a large-scale system.例文帳に追加

検証目的を達成するＲＴＬの精度を達成する正確な「論理回路動作モデル」作成し、かつ大規模なシステムであってもシミュレーション実行時間を許容範囲に収めることが可能である技術を提供すること。 - 特許庁

To simulate an SOI element by setting a floating body voltage to an optional desired value at the optional point of time during simulation by an electronic design model encoded by design software for the FET logic design of an SOI base.例文帳に追加

ＳＯＩベースのＦＥＴ論理設計用の設計ソフトウェアに符号化される電子設計モデルが、シミュレーションの間の任意の時点に、浮遊体電圧を任意の所望の値にセットすることにより、ＳＯＩ素子をシミュレートすること。 - 特許庁

To efficiently operate the debug of software and the verification of a peripheral circuit while making the reduction of a necessary storage capacity and high speed and accurate simulation compatible in software to be performed by a processor on a logic circuit.例文帳に追加

論理回路上のプロセッサで実行されるソフトウェアについて、必要な記憶容量の削減と高速かつ正確なシミュレーションとの双方を両立させながら、ソフトウェアのデバッグおよび周辺回路の検証を効率的に行なう。 - 特許庁

This method has a waveform data output part having a means for reducing the signal value of initial time when outputting the signal change information of the logic simulation result as waveform data and a means for dividing and outputting the waveform data for each simulation time and a waveform data display part for displaying the waveform data while controlling the waveform data.例文帳に追加

論理シミュレーション結果の信号変化情報を波形データとして出力する際、初期時刻の信号値を削減する手段と、波形データを出力する際、あるシミュレーション時間毎に波形データを分割して出力する手段をもつ波形データ出力部と、前記の波形データを制御しながら波形データを表示する波形データ表示部とを有する。 - 特許庁

A switch part 15 is inserted between a DA converting element 14 and an analog simulator part 13 to propagate none of the signal from a logic simulator part 12 to the analog simulator part 13 until the mode of a digital circuit part is determined, and then unnecessary analog simulation execution stages are eliminated to reduce the data processing quantity of analog simulation.例文帳に追加

ＤＡ変換素子１４とアナログシミュレータ部１３との間にスイッチ部１５を挿入して、ディジタル回路部のモードが確定するまでの間、ロジックシミュレータ部１２からの信号をアナログシミュレータ部１３へ伝搬しないようにすることにより、不要なアナログシミュレーション実行過程を削除し、アナログシミュレーションでのデータ処理量を削減する。 - 特許庁

To provide a simulation device for a PLC, the simulation device capable of making it easy to understand specifications of an error memory provided by the PLC and to change the logical value of a desired error bit into an error equivalent value by a simple operation without incorporating any dedicated logic for generating errors into a ladder diagram program in using a dedicated error generating command.例文帳に追加

そのＰＬＣが提供する異常メモリの仕様を容易に理解させることができると共に、専用の異常発生命令を使用する場合のように、ラダー図プログラム中に別途異常発生用の専用ロジックを組み込むことなく、所望する異常ビットの論理値を簡単な操作で異常相当値へと変化させることができること。 - 特許庁

To provide a logic model creation method capable of performing logic simulation at the function level of the whole circuit including the standby state and operative state of a CMOS circuit for making MTCMOS or at the gate level without correcting the description of the CMOS circuit describing the function level specifications or gate level specifications during normal operation.例文帳に追加

通常動作時の機能レベル仕様又はゲートレベル仕様が記述されたＣＭＯＳ回路の記述には修正を加えることなく、ＭＴＣＭＯＳ化するＣＭＯＳ回路の待機状態および動作状態を含めた回路全体の機能レベル又はゲートレベルでの論理シミュレーションを行うことができる論理モデル作成方法を提供する。 - 特許庁

To make efficient and facilitate the function logic verification work of a complicated electronic circuit of large scale by automatically judging the factor of a trouble through back trace with a trouble signal as a start point while utilizing the history of simulation to the virtual model of the electronic circuit.例文帳に追加

電子回路の仮想モデルに対するシミュレーションの履歴を利用し、不具合信号を起点としてバックトレースし、不具合原因を自動的判定することにより、大規模で複雑な電子回路の機能論理検証作業の効率化、容易化を図る。 - 特許庁

The predetermined period allows for a timing skew that could occur with the LSI tester; once the circuit element is determined by the logic simulation to have no problems, there is no possibility that it will later be determined as being faulty by the LSI tester under the influence of the timing skew.例文帳に追加

所定期間は、ＬＳＩテスタで生じるタイミングスキューを考慮した期間であり、論理シミュレーションにおいて問題なしと判定された場合には、後にＬＳＩテスタで、タイミングスキューの影響により異常と判定されることはない。 - 特許庁

To eliminate operation for unnecessary simulation, etc., by accurately measuring a description which is not covered by a verification test and preventing an unnecessary test from being generated when the coverage of test data used to test the function of a logic circuit is evaluated.例文帳に追加

論理回路の機能テストをする際に用いられるテストデータのカバレッジを評価する際、検証テストでカバーされていない記述を正確に計測し、不要なテストを作成することを防ぐことによって、不要なシミュレーション等の作業を省略する。 - 特許庁

In the case that it is possible to measure standby current in both the special cell and a circuit part except a special one, the standby current measuring condition determining part 5 extracts its timing as the timing for standby current measurement according to the results of the logic simulation.例文帳に追加

スタンバイ電流測定条件判定部５は、論理シミュレーション結果に従って、特殊セルおよび特殊以外の回路部ともにスタンバイ電流が測定可能である場合、そのタイミングをスタンバイ電流測定時期として抽出する。 - 特許庁

A clock frequency is automatically adjusted by a clock controller 50 inside a CPU board 40 having a CPU 41 so as to follow speed of a simulation model 31 that is a logic model having a slow operation frequency (the clock frequency).例文帳に追加

動作周波数（クロック周波数）の遅い論理モデルであるシミュレーションモデル３１の速度に追随するように、ＣＰＵ４１を有するＣＰＵボード４０内のクロックコントローラ５０によって自動的にクロック周波数を調整するようにしている。 - 特許庁

For a logic simulation, a circuit element to be measured is given a timing margin for a predetermined period in addition to a given period during which signal changes with respect to inputs are inhibited, and a verification is made to see if a timing error will occur.例文帳に追加

論理シミュレーションにおいて、測定対象となる回路素子において、その入力に関して信号変化が禁止される予め定められた期間にさらに所定期間のタイミングマージンを持たせてタイミングエラーが発生するかの検証を実行する。 - 特許庁

To provide a cell library database and a design support system which can perform logic simulation the whole logical unit in a lump, even about a logical unit that has the control function of the supply and the stoppage of deliveries of power.例文帳に追加

本発明は、電源の供給および供給停止の制御機能を備えた論理装置についても、論理装置全体を一括して論理シミュレーションを行い得るセルライブラリデータベースおよび設計支援装置を提供することを目的とする。 - 特許庁

To make it possible to evaluate a synchronization correction function of a digital circuit by artificially generating a sampling value reflecting a shift of an analog waveform sampling point caused by frequency variation of a synchronization signal generation device in logic simulation.例文帳に追加

論理シミュレーションにおいて、同期信号発生器の周波数偏差によって起きるアナログ波形のサンプル位置のずれを反映したサンプリング値を擬似的に発生させ、デジタル回路の同期補正機能の検証を可能にすることを課題とする。 - 特許庁

The logic verification module gives an ID for identifying its own, a read request, and an address to the transmission device, while the transmission device gives the read request and the address to a circuit operation simulation device and stores the ID in the ID storage device at the same time.例文帳に追加

論理検証モジュールは自身を区別するＩＤと共に読み出し要求とアドレスを送信装置に与え、送信装置は回路動作模擬装置に対して読み出し要求とアドレスを与えると同時にＩＤ記憶装置へ該ＩＤを記録する。 - 特許庁

This verification device or the like for a logic system described by a hardware description language has: a test bench production means executing the dynamic simulation; a static verification means executing static verification; and an error part specification means specifying an error part from results of the dynamic simulation and the static verification.例文帳に追加

ハードウェア記述言語により記述された論理システムの検証装置であって、動的シミュレーションを実行するテストベンチ作成手段と、静的検証を実行する静的検証手段と、前記動的シミュレーションと前記静的検証の結果から、エラー箇所を特定するエラー箇所特定手段を具備することを特徴とする論理システムの検証装置等、を提供する。 - 特許庁

A logic simulation part 4 verifies the setup and hold time of a terminal by controlling the input to the virtual input terminal of the input buffer with virtual input terminal while using the input buffer with virtual input terminal in place of the ordinary input buffer by simulating the operation of a real circuit based on the contents in a logic connection information storage part 1, test vector storage part 2 and FB library 3.例文帳に追加

論理シミュレーション部４は論理接続情報記憶部１とテストベクトル記憶部２とＦＢライブラリ３との内容を基に実際の回路の動作を模倣し、通常の入力バッファの代わりに仮想入力端子付き入力バッファを用い、仮想入力端子付き入力バッファの仮想入力端子への入力を制御して端子のセットアップ及びホールドタイムを検証する。 - 特許庁

In a logic simulation stage by a simulator 33 for an RTL 31 into which the control task is inserted, the clock/delay control part 40 is linked with the simulator 33, and a modulation clock or a delay signal is inserted into the control task of the RTL 31.例文帳に追加

制御タスクが挿入されたＲＴＬ３１についてのシミュレータ３３による論理シミュレーション段階においては、シミュレータ３３にクロック・遅延制御部４０を連携させ、ＲＴＬ３１の制御タスクに対し変調クロックや遅延信号を挿入する。 - 特許庁

To secure logic simulation precision by previously detecting a decrease in delay verification information due to an increase in delay due to waveform rounding and malfunction of a hardware macro under the influence of an output load when an output signal is fed back to the inside of the hardware macro itself.例文帳に追加

波形鈍りに起因する遅延増加による遅延検証精度の低下と、出力信号がハードマクロ自身の内部へフィードバックする場合の出力負荷の影響によるハードマクロの誤動作とを事前に検出し、論理シミュレーション精度を確保する。 - 特許庁

The simulator can be switched between an automatic mode and a manual mode, not to operate the control logic model at manual mode time but operate only the other model, so as to perform simulation of manual operation control of a robot operator by a robot manual operation control means (keyboard 28).例文帳に追加

また、自動モードと手動モードの切り換えを可能として、手動モード時には制御ロジックモデルは作動させず、その他のモデルだけを作動させて、ロボット手動運転操作手段（キーボード２８）によるロボット操作員の手動運転操作をシミュレーションするように構成する。 - 特許庁

After the completion of the logic simulation, a power source current measuring timing extraction section 30 extracts, as the power source current measuring timing, the completion time of a period at which the number of nodes is large and Hamming distance of the mega cell internal state, of the periods lying in the standby state.例文帳に追加

論理シミュレーション終了後、この記憶データに基づき電源電流測定時期抽出部３０が、スタンバイ状態のピリオドのうち変化ノード数が多くてメガセル内部状態のハミング距離が大きいピリオドの終了時点を電源電流測定時期として抽出する。 - 特許庁

A step of a top module necessary for generating hardware logic simulation includes a step for converting an original unit test into an expansion unit test, and a step for generating an input pattern file by performing a unit test to the wrapper class by the expansion unit test.例文帳に追加

さらにハードウエアロジックシュミレーション発生に必要とするトップモジュールのステップは、オリジナルユニットテストを拡充ユニットテストに転換するステップ、拡充ユニットテストはラッパークラス（ｗｒａｐｐｅｒ ｃｌａｓｓ）に対してユニットテストを行い入力パターンファイルを発生するステップを含む。 - 特許庁

This device comprises a node judgment waveform number reducing step S4 for reducing the number of waveforms used as an input for an electric power consumption library F4 by deleting input signal waveforms, when a redundant input and consuming power are almost not present, based on the results of an executed logic simulation step S3.例文帳に追加

実行した論理シミュレーションステップＳ３の結果から冗長な入力や消費する電力が殆どない場合の入力信号波形を削除し消費電力ライブラリＦ４の入力とする波形数の低減を行うノード判定波形数低減ステップＳ４を有する。 - 特許庁

Then, route search is performed by using the value of each signal wire determined by a logic simulation and an activation condition of each gate, concerning a signal propagation route from an optional input FF having a changed signal in the specified input FF group to the output FF wherein the delay failure is detected (S307).例文帳に追加

次に、特定した入力ＦＦ群の中で、信号が変化している任意の入力ＦＦからディレイ故障が検出された出力ＦＦまでの信号伝搬経路を論理シミュレーションで求めた各信号線の値と各ゲートの活性化条件を用いて経路探索を行う（Ｓ３０７）。 - 特許庁

Erroneous operation can be easily detected, when a logic synthesis means 2 generates the netlist 11 by logic synthesis, an extraction means 3 extracts delay information and an asynchronous circuit part 13 from the generated netlist, a delay information processing means 4 processes the delay information to prolong an erroneous operation occurrence term of the asynchronous circuit part 13, and a simulation means 5 verifies the asynchronous circuit by using the processed delay information.例文帳に追加

論理合成手段２は論理合成によってネットリスト１１を生成し、抽出手段３は生成したネットリスト１１から遅延情報と非同期回路部１３を抽出し、遅延情報加工手段４は遅延情報１２を加工して非同期回路部１３の誤動作発生期間を引き延ばし、シミュレーション手段５は加工した遅延情報を用いて非同期回路の検証を行うことで、誤動作を発見しやすくなる。 - 特許庁

The logic simulator decides an output of a cell of a digital circuit defined by a netlist with delay 20 and an error message to be outputted to an error message 70 in accordance with processing of a timing error constraint specifying information 50, when an allowed value of a timing constraint defined by a standard cell library for delayed simulation 30 is violated.例文帳に追加

論理シミュレータは、遅延シミュレーション用標準セルライブラリ３０に規定されているタイミング制約の許容値を違反した場合、タイミングエラー制約指定情報５０の処理にしたがって、遅延付きネットリスト２０で定義されるデジタル回路のセルの出力およびエラーメッセージ７０に出力するエラーメッセージを決定する。 - 特許庁

A software model of the SoC device is operated according to a test program having made the trouble occur in the hardware model simulation, and memory access, an update wait of a memory, register access, and an update wait of a register occurring in a process of the operation are recorded in a log in order of the occurrence while each of them is converted into an RTL (Register Transfer Logic).例文帳に追加

ハードウェアモデルシミュレーションにて不具合を発生させたテストプログラムにしたがって、そのＳｏＣデバイスのソフトウェアモデルを動作させ、その動作の過程で発生するメモリアクセス、メモリの更新待ち、レジスタアクセス、およびレジスタの更新待ちの各々をＲＴＬに変換しつつその発生順にログに記録する。 - 特許庁

In this circuit model for logic simulation equipped with a functional block in a high order hierarchy having a function for instantiating a functional block and the signal line of the function, the signal line is characterized to be referred to through an external path from another functional bock based on the instantiation.例文帳に追加

機能ブロックをインスタンシエートした機能と前記機能の信号線とを具備する上位の階層の機能ブロックを備える論理シミュレーション用回路モデルにおいて、前記信号線は、前記インスタンシエートに基づき、他の前記機能ブロックから外部パス参照されることを特徴とする論理シミュレーション用回路モデル。 - 特許庁

When the set maker places an order for LSI manufacture with the LSI maker (S22), the LSI maker performs logic design for an integrated circuit (S26), placement and routing (S28) and timing simulation (S30), and by the set maker's approval, manufactures LSI (S38), delivers it to the set maker (S40) and receives a consideration (S42).例文帳に追加

セットメーカが、ＬＳＩメーカにＬＳＩの製造を発注すると（Ｓ２２）、ＬＳＩメーカは、集積回路の論理設計を行い（Ｓ２６）、配置配線（Ｓ２８）、タイミングシミュレーション（Ｓ３０）を行って、セットメーカの評価を受けた後、ＬＳＩを製造して（Ｓ３８）、セットメーカに納品し（Ｓ４０）、その対価を受け取る（Ｓ４２）。 - 特許庁

Specifically, the device, that is, control equipment 46, based on the initial charged amount of energy in a battery 14, power energy supplied to the battery 14, and discharging efficiency of the battery 14, dynamically calculates the used amount of energy, in this way, control logic of the whole energy can be executed, accurate operation analysis and/or simulation can be executed.例文帳に追加

具体的には、装置つまり制御器46が、バッテリー14内の初期充電量、バッテリー14に供給される電力量及びバッテリー14の放電効率に基いて、利用されるエネルギー量を動的に計算し、それにより、全体的なエネルギーの管理ロジックが実行されるのを可能とし、正確な動作解析及び／又はシミュレーションが実行されるのを可能とする。 - 特許庁

The programmable controller comprises an internal output element to operate in conjunction with an external output element and a sequence program with a simulation control logic incorporated therein for providing, in conjunction with operation of the internal output element, a virtual input value to an external input element to be changed in status afterwards when an ON/OFF status of the external output element is changed.例文帳に追加

プログラマブルコントローラは、外部出力要素に連動して動作する内部出力要素と、その外部出力要素のオンオフ状態を変化させた場合に、その後、状態の変化が予定されている外部入力要素に対して、内部出力要素の動作に連動して仮想入力値を与える模擬制御ロジックが組み込まれたシーケンスプログラムを有している。 - 特許庁

To solve a problem such that the effect of parallelism is lowered by the bottleneck of communication as the number of divided logics increases since it is necessary to communicate the event information of signals spread between processors and time information for synchronism through a network when the respective object logics divided by a parallel logic simulator for dividing and parallel executing simulation object logics are divided although they are simulated on independent memory spaces.例文帳に追加

シミュレーション対象論理を分割して並列実行させる並列論理シミュレータにおいて分割したそれぞれの対象論理は、独立したメモリ空間上でシミュレーションさせるが分割した場合、プロセッサ間にまたがる信号のイベント情報及び同期のための時刻情報をネットワークを介して通信しなければならない。 - 特許庁