「LOGIC SIMULATION」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

DEVICE AND METHOD FOR LOGIC CIRCUIT SIMULATION AND RECORDING MEDIUM例文帳に追加

論理回路シミュレーション装置及び方法並びに記録媒体 - 特許庁

METHOD FOR FAULT SIMULATION OF LOGIC CIRCUIT AND FAULT SIMULATOR例文帳に追加

論理回路の故障シミュレーション方法および故障シミュレータ - 特許庁

DEVICE AND METHOD FOR LOGIC SIMULATION例文帳に追加

論理シミュレーション装置及びその論理シミュレーション方法 - 特許庁

LOGIC SIMULATION SYSTEM AND INPUT/OUTPUT CONTROLLER例文帳に追加

論理シミュレーションシステムおよび入出力制御装置 - 特許庁

METHOD AND DEVICE FOR LOGIC SIMULATION例文帳に追加

論理シミュレーション方法および論理シミュレーション装置 - 特許庁

To smooth progress of an evaluation by logic simulation.例文帳に追加

論理シミュレーションによる評価が順調に進行可能にする。 - 特許庁

DEVICE AND METHOD FOR GENERATING RAY INFORMATION FOR LOGIC SIMULATION例文帳に追加

論理シミュレーション用ディレイ情報の生成装置及び生成方法 - 特許庁

To perform efficient logic simulation.例文帳に追加

効率的な論理シミュレーションを行うことができるようにする。 - 特許庁

A simulation operation section 5 performs simulation operation of an electronic circuit using the logic circuit for simulation operation, and acquires a measurement value from the measurement circuit.例文帳に追加

模擬動作部５は、模擬動作用論理回路を用いて電子回路の模擬動作を実行し、計測回路から計測値を取得する。 - 特許庁

The logic verification system comprises a logic simulation execution part for executing a logic simulation, a coverage information acquisition part for acquiring coverage information from the logic simulation execution part, a coverage information analysis part for analyzing the acquired coverage information, and a control part for controlling the operation of the logic simulation execution part.例文帳に追加

論理シミュレーションを実行する論理シミュレーション実行部と、前記カバレッジ情報を前記論理シミュレーション実行部から取得するカバレッジ情報取得部と、取得した前記カバレッジ情報を解析するカバレッジ情報解析部と、前記論理シミュレーション実行部の動作の制御を行う制御部とを備える。 - 特許庁

The control system also comprises a simulation control logic activating means for instructing the programmable controller to activate the simulation control logic after the instruction by the I/O interception is executed when a simulation instruction is given.例文帳に追加

シミュレーション指令が付与された時には、入出力遮断指令手段による指令の実行の後、プログラマブルコントローラに対して、模擬制御ロジックを起動することを指令する模擬制御ロジック起動手段とを有する。 - 特許庁

To reduce time for executing simulation and the number of times of the executions of the simulation by continuing to verify a poststage logic circuit block without stopping the simulation, even if the result of processing by a preceding stage logic circuit brings a disagreement with an expected value.例文帳に追加

前段論理回路ブロックの処理結果に期待値との不一致が発生してもシミュレーションを停止せず、後段論理回路ブロックの検証を継続して実行することによりシミュレーション実行時間、回数を削減する。 - 特許庁

A logic simulation method employs a logic simulation device including a simulation model 41 having a register 41-2a and a memory 41-2b, an FPGA 50, and a device driver 43 controlling the FPGA 50.例文帳に追加

論理シミュレーション方法では、レジスタ４１−２ａ及びメモリ４１−２ｂを有するシミュレーションモデル４１と、ＦＰＧＡ５０と、このＦＰＧＡ５０を制御するデバイスドライバ４３とを有する論理シミュレーション装置を用いる。 - 特許庁

A logic simulation section 3 carries out logic simulation to the RTL which is added with delay by the delay added RTL generation section 2 by using the testbench 6 and obtains a simulation result 7.例文帳に追加

論理シミュレート部３は遅延付加ＲＴＬ生成部２により遅延付加されたＲＴＬを、テストベンチ６を用いて論理シミュレートし、シミュレート結果７を得る。 - 特許庁

To provide a simulation method for a logic circuit, with which a time for simulation to be performed after a change applied only to the block of one part is shortened in the simulation of a logic circuit composed of plural blocks.例文帳に追加

複数のブロックからなる論理回路のシミュレーションにおいて、一部のブロックにのみ変更を加えた後に行なうシミュレーションの時間を短縮する論理回路のシミュレーション方法を提供する。 - 特許庁

To provide a logic simulation model of an input/output circuit which incorporates a terminating resistance which checks ODT (On Die Termination) operation of a logic circuit where the input/output circuit is used in logic simulation.例文帳に追加

論理シミュレーションにおいて、入出力回路が用いられた論理回路のＯＤＴ動作を確認可能な終端抵抗内蔵の入出力回路の論理シミュレーションモデルを提供する。 - 特許庁

To provide a simulation system for tuning while quantitatively evaluating the adequacy of a decision logic in a simulation model.例文帳に追加

シミュレーションモデル中の判断ロジックの妥当性を定量的に評価しながらチューニングできるシミュレーションシステムを得る。 - 特許庁

A simulation part 63 performs a simulation based on the description of a logic function described in hardware description language.例文帳に追加

シミュレーション部６３は、ハードウェア記述言語による論理機能の記述に基づいてシミュレーションを行なう。 - 特許庁

Next, two-valued logic simulation is performed in the X signal, and a simulation output vector by X resolution is acquired.例文帳に追加

次に、Ｘ記号に２値論理シミュレーションを行ってＸ分解によるシミュレーション出力ベクトルを得る。 - 特許庁

LOGIC SIMULATION METHOD THAT PERFORMS TIMING VERIFICATION WHILE TAKING JITTER OF PLL BLOCK INTO ACCOUNT AND ITS LOGIC SIMULATOR例文帳に追加

ＰＬＬブロックのジッタを考慮したタイミング検証を行う論理シミュレーション方法及びその論理シミュレータ - 特許庁

A logic simulator part 4 performs logic simulation of an object LSI through the use of circuit data, test vectors, and special cell data.例文帳に追加

論理シミュレータ部４は、回路データ、テストベクタおよび特殊セルデータを用いて、対象ＬＳＩの論理シミュレーションを行う。 - 特許庁

To provide a logic simulation method which performs timing verification while taking jitters of a PLL block into account and its logic simulator.例文帳に追加

PLLブロックのジッタを考慮したタイミング検証を行う論理シミュレーション方法及びその論理シミュレータを提供する。 - 特許庁

The method carries out the circuit simulation more accurately than prior arts by taking into account the number of inverted logic stages and the number of transistors in parallel configuring the inverted logic.例文帳に追加

反転論理段数や反転論理の並列数を考慮に入れることにより、従来よりも正確な回路シミュレーションを行なうことができる。 - 特許庁

SIMULATION METHOD AND DEVICE FOR VERIFYING LOGIC CIRCUIT INCLUDING PROCESSOR AND ERROR DETECTING PROGRAM FOR VERIFYING LOGIC CIRCUIT例文帳に追加

プロセッサを含む論理回路の検証用シミュレーション方法及び装置並びに論理回路検証用エラー検出プログラム - 特許庁

A logic simulator 3 performs logic simulation by using an input pattern and an LSI (Large-Scale Integration) logical circuit diagram.例文帳に追加

論理シミュレータ３は、入力パターンおよびＬＳＩ論理回路図を用いて論理シミュレーションを行なう。 - 特許庁

To provide a logic data generation method and a logic simulator, capable of realizing high speed simulation and resource reduction.例文帳に追加

シミュレーションの高速化、リソースの低減が可能となる論理データ作成方法及び論理シミュレータを提供する。 - 特許庁

To make a logic simulation efficient, and to enhance qualities of an FPGA and a substrate, in a substrate logic verification apparatus.例文帳に追加

基板論理検証装置において、論理シミュレ−ションの効率化、及びFPGAと基板の品質向上、を図る。 - 特許庁

LOGIC SIMULATION DEVICE, ACCELERATING METHOD FOR LOGIC VERIFICATION TO BE USED FOR THE SAME AND STORAGE MEDIUM RECORDING CONTROL PROGRAM THEREFOR例文帳に追加

論理シミュレーション装置及びそれに用いる論理検証の高速化手法並びにその制御プログラムを記録した記録媒体 - 特許庁

By comparing the output pattern with a simulation result, soundness of a logic integrated circuit function is evaluated.例文帳に追加

これをシミュレーション結果と比較することにより論理集積回路機能の健全性を評価する。 - 特許庁

A logic simulation unit 141 reads PTL data from a circuit description data file 110.例文帳に追加

論理シミュレーション部１４１は、回路記述データファイル１１０からＲＴＬデータを読み込む。 - 特許庁

LOGIC CIRCUIT SIMULATION METHOD AND COMPUTER-READABLE STORAGE MEDIUM例文帳に追加

論理回路シミュレーション方法およびコンピュータ読み取り可能な記憶媒体 - 特許庁

To verify a logic circuit under test by simulation at high speed.例文帳に追加

被テスト回路としての論理回路のシミュレーション検証を高速に実行する。 - 特許庁

To make it possible to execute RTL logic simulation including delay information by comparatively simple method.例文帳に追加

比較的簡単な方法で遅延情報を含んだＲＴＬ論理シミュレーションを実行可能にする。 - 特許庁

To solve the problem that unnecessary logic is not sufficiently eliminated for acceleration of cycle level simulation.例文帳に追加

サイクルレベルシミュレーションの高速化のために十分な不要論理の削除が行われていない。 - 特許庁

METHOD FOR GENERATING SIMULATION ENVIRONMENT FOR IMPROVED LOGIC VERIFICATION OF BRANCH HISTORY TABLE例文帳に追加

分岐履歴テーブルの改良された論理検証のためのシミュレーション環境を生成する方法 - 特許庁

To reduce execution time of a circuit simulation necessary to calculate delay time of multi-valued logic.例文帳に追加

多値論理遅延時間の計算に必要な回路シミュレーションの実行時間を削減する。 - 特許庁

METHOD OF SIMULATING AND VERIFYING CONTROL LOGIC AND PERSONAL COMPUTER FOR SIMULATION AND VERIFICATION例文帳に追加

制御用ロジックのシミュレーション検証方法及びシミュレーション検証用パソコン - 特許庁

An expected value collating part 5 collates the result of logic simulation with an expected value.例文帳に追加

期待値照合部５は論理シミュレーションの結果を期待値と照合する。 - 特許庁

To provide a logic simulation device capable of easily executing a skew check between pins at a high speed.例文帳に追加

ピン間スキューチェックを高速かつ容易に行い得る論理シミュレーション装置を提供する． - 特許庁

In a calculation method for delay time of multi-valued logic, among logic varying patterns obtained from a truth table of notable cells, patterns varying at one level in an input logic are stored into a pattern file 4 for execution of circuit simulation and patterns varying at more than one level in the input logic are stored into a pattern file 5 for non-execution of circuit simulation.例文帳に追加

着目セルの真理値表から得られる論理変化パターンのうち入力論理が１レベル変化するパターンを回路シミュレーション実行パターンファイル４に、入力論理が複数レベル変化するパターンを回路シミュレーション非実行パターンファイル５にそれぞれ記憶する。 - 特許庁

A verification apparatus for the logic system described in a hardware description language records information about the state of execution of a dynamic simulation about the logic system, while performing simulation.例文帳に追加

ハードウエア記述言語で記述された論理システムの検証装置は、論理システムについて動的シミュレーションを実行しながら、その実行状態に関する情報を記録する。 - 特許庁

To provide a logic simulation device which can accurately perform logic simulation even the delay time of each cell is different according to the state of the cell behind the above cell.例文帳に追加

各セルの遅延時間が後段のセルの状態に応じて異なる場合において、正確に論理シミュレーションが可能な論理シミュレーション装置を提供する。 - 特許庁

To enable a user to efficiently perform logic simulation and analysis without paying any attention to a troublesome procedure and operation regarding the logic simulation.例文帳に追加

論理シミュレーションシステムに関し、ユーザに対し、論理シミュレーションに関する面倒な手順や操作を意識することなくシミュレーションの実行及び解析を容易に且つ効率的に行えるようにする。 - 特許庁

Logic simulation is executed based on a net list 30 at a logic simulation execution part 32, and the simultaneous change in the output terminal is detected at a simultaneous change extraction part 33 of output.例文帳に追加

論理シミュレーション実行部32でネットリスト30に基づいて論理シミュレーションを実行し、出力の同時変化抽出部33で出力端子の同時変化を検出する。 - 特許庁

To provide a device which shortens a logic simulation time by shortening the time of access to a secondary storage device by a server machine for a client-server type logic circuit simulation device.例文帳に追加

クライアント・サーバ型論理回路シミュレーション装置において、サーバマシンにおける二次記憶装置のアクセス時間を短縮し、論理シミュレーション時間を短縮する装置の提供。 - 特許庁