| 例文 |
Test deviceの部分一致の例文一覧と使い方
該当件数 : 8462件
METHOD AND DEVICE OF ROCK COMPRESSING TEST例文帳に追加
岩石圧縮試験方法および装置 - 特許庁
VIBRATION SUPPRESSING DEVICE FOR WIND TUNNEL TEST MODEL例文帳に追加
風洞試験模型の振動抑制装置 - 特許庁
TEST DEVICE FOR OSCILLATION CIRCUIT WITH BUILT-IN IC例文帳に追加
IC内蔵発振回路のテスト装置 - 特許庁
METHOD AND DEVICE FOR TEST BENCH MARK例文帳に追加
テストベンチ作成方法および作成装置 - 特許庁
TEMPERATURE CONTROL DEVICE FOR LOW-TEMPERATURE TEST OF IC例文帳に追加
IC低温テストの温度制御装置 - 特許庁
DEVICE FOR PERFORMING TEST IN VESSEL例文帳に追加
脈管内検査を実施するための装置 - 特許庁
TEST DATA REGISTRATION METHOD, PROGRAM AND DEVICE例文帳に追加
テストデータ登録方法、プログラム及び装置 - 特許庁
AUTOMATION TEST OF FREQUENCY CONVERTER DEVICE例文帳に追加
周波数変換器装置の自動化試験 - 特許庁
TEST STATION DEVICE FOR NARROW BAND COMMUNICATION SYSTEM例文帳に追加
狭域通信システム用試験局装置 - 特許庁
HIGH-SPEED TEST METHOD AND DEVICE OF IC例文帳に追加
ICの高速試験方法及び装置 - 特許庁
A prediction device 103 performs test prediction.例文帳に追加
予測装置103がテスト予測を行う。 - 特許庁
ELECTRONIC CIRCUIT DEVICE AND TEST METHOD THEREOF例文帳に追加
電子回路装置およびその試験方法 - 特許庁
SEMICONDUCTOR DEVICE AND ITS MEMORY TEST METHOD例文帳に追加
半導体装置及びそのメモリテスト方法 - 特許庁
TEST COST CALCULATION SYSTEM OF SEMICONDUCTOR DEVICE例文帳に追加
半導体装置のテストコスト算出システム - 特許庁
MEMORY TEST CIRCUIT AND SEMICONDUCTOR MEMORY DEVICE例文帳に追加
メモリテスト回路及び半導体メモリ装置 - 特許庁
TEST METHOD OF SEMICONDUCTOR DEVICE, TEST SYSTEM THEREFOR, AND THE SEMICONDUCTOR DEVICE例文帳に追加
半導体装置の試験方法及び半導体装置の試験システム、半導体装置 - 特許庁
SEMICONDUCTOR DEVICE HAVING PRE-REPAIR TEST MODE例文帳に追加
プリ・リペアテストモ—ドを有する半導体装置 - 特許庁
DIGITAL CONTROL SOFTWARE FAULT SIMULATION TEST DEVICE例文帳に追加
ディジタル制御ソフト故障模擬テスト装置 - 特許庁
SPEED BINNING TEST CIRCUIT, SEMICONDUCTOR DEVICE, AND SPEED BINNING TEST METHOD FOR SEMICONDUCTOR DEVICE例文帳に追加
スピードビニングテスト回路、半導体装置、及び半導体装置のスピードビニングテスト方法 - 特許庁
IC HANDLER FOR SEMICONDUCTOR DEVICE TEST APPARATUS例文帳に追加
半導体試験装置のICハンドラ装置 - 特許庁
TEST COURSE ENTRANCE MANAGEMENT SYSTEM AND DEVICE例文帳に追加
テストコース入場管理システムおよび装置 - 特許庁
BUILT-IN SELF-TEST DEVICE FOR MEMORY CIRCUIT例文帳に追加
メモリ回路用の組込み自己試験装置 - 特許庁
TEST METHOD OF COORDINATE INPUT/OUTPUT DEVICE例文帳に追加
座標入出力装置の試験方法 - 特許庁
SCANNING TEST DEVICE AND ITS DESIGN METHOD例文帳に追加
スキャンテスト装置およびその設計方法 - 特許庁
MEMORY INTERFACE CIRCUIT, AND MEMORY TEST DEVICE例文帳に追加
メモリインターフェース回路及びメモリ試験装置 - 特許庁
AIR CLEANING DEVICE AND ITS TEST SYSTEM例文帳に追加
空気浄化装置及びその試験システム - 特許庁
MEMORY TEST DEVICE, AND SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE例文帳に追加
メモリ検査装置および半導体集積回路装置 - 特許庁
INSPECTION SIGNAL GENERATING DEVICE AND SEMICONDUCTOR TEST DEVICE例文帳に追加
検査信号生成装置及び半導体検査装置 - 特許庁
DELAY SIGNAL GENERATING DEVICE AND SEMICONDUCTOR TEST DEVICE例文帳に追加
遅延信号生成装置および半導体試験装置 - 特許庁
TEST METHOD FOR SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE例文帳に追加
半導体装置の試験方法及び半導体装置 - 特許庁
SEMICONDUCTOR DEVICE AND TEST METHOD FOR SEMICONDUCTOR DEVICE例文帳に追加
半導体装置及び該半導体装置のテスト方法 - 特許庁
SEMICONDUCTOR DEVICE, AND TEST METHOD FOR SEMICONDUCTOR DEVICE例文帳に追加
半導体装置、および半導体装置のテスト方法 - 特許庁
TEST CIRCUIT DEVICE AND SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE例文帳に追加
テスト回路装置および半導体集積回路装置 - 特許庁
SEMICONDUCTOR DEVICE AND TEST METHOD OF SEMICONDUCTOR DEVICE例文帳に追加
半導体装置および半導体装置のテスト方法 - 特許庁
A start, test program storage means 22 downloads the test program to a memory of each device in a test device group 4.例文帳に追加
起動試験プログラム格納手段22は、試験プログラムを試験装置群4の各装置のメモリにダウンロードする。 - 特許庁
First, digital outputs of a device under test (DUT) clock are captured on an automated test equipment (ATE: Automated Test Equipment) digital channel.例文帳に追加
まず、自動試験装置(ATE:Automated Test Equipment)ディジタル・チャンネル上の被試験デバイス(DUT)クロックのディジタル出力を、キャプチャする。 - 特許庁
The test execution device 500 delivers input data to the test target device 402 to the function of the test program to execute the test program, and notifies the test management device 600 about an execution situation thereof.例文帳に追加
そして、試験対象装置402への入力データをテスト・プログラムの関数に渡すことによりテスト・プログラムを実行し、その実行状況を試験管理装置600へ通知する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|