「buffer structures」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To provide a socket which can be attached without being easily disconnected from an end of a buffer board, in terms of a joint member which is formed of the buffer board and the socket to be detachably attached to at least one end of the buffer board, and which is arranged between concrete structures.例文帳に追加

緩衝板と少なくともその一端部に着脱可能に取り付けられるソケットとから形成され、コンクリート構造体間に配置される目地部材において、緩衝板の端部から容易に抜け出ることなく装着可能なソケットを提供すること。 - 特許庁

When the number of the memory structures for configuring the buffer queues is coincident with the maximum storage number, a packet designated by the memory structure is discarded.例文帳に追加

そして、バッファキューを構成するメモリ構造体の数が最大格納個数と一致する場合、そのメモリ構造体によって指定されるパケットが破棄される。 - 特許庁

The joint member 1, which is formed of the buffer board 2 and the socket 5 to be detachably attached to both the ends of 2a and 2b of the buffer board 2, is installed between the concrete structures of a wall A and a column B, which constitute a building.例文帳に追加

目地部材１は、緩衝板２とその両端部２ａ，２ｂに着脱可能に取り付けられるソケット５とから形成され、建造物を構成する壁Ａや柱Ｂのコンクリート構造体の間に設置される。 - 特許庁

When a bridge control section 3 gives a memory structure to a wireless buffer queue control section 24, whether or not the number of memory structures for configuring buffer queues to which the memory structure is added is matched with a maximum storage number given to each priority of the buffer queues is confirmed.例文帳に追加

無線バッファキュー制御部２４にブリッジ制御部３よりメモリ構造体が与えられると、そのメモリ構造体が追加されるバッファキューを構成するメモリ構造体の数がバッファキューの優先度毎に与えられた最大格納個数と一致するか否かが確認される。 - 特許庁

In the multilayered quantum dot structure having InGaAs quantum dot laminate structures provided on a GaAs buffer layer, an arbitrary number of InGaAs quantum dot laminate structures 6 are laminated, each of the laminate structures 6 including an InGaAs thin-film layer 3 provided with a plurality of InGaAs quantum dots 4 and a GaAs buffer layer 5 provided on the InGaAs thin-film layer 3 so as to bury the InGaAs quantum dots 4.例文帳に追加

ＧａＡｓバッファ層上にＩｎＧａＡｓ量子ドット積層構造体を設けた多積層量子ドット構造体では、前記ＩｎＧａＡｓ量子ドット積層構造体６は、複数のＩｎＧａＡｓ量子ドット４を設けたＩｎＧａＡｓ薄膜層３と、そのＩｎＧａＡｓ量子ドット４を埋め込むようにＩｎＧａＡｓ薄膜層３上に設けたＧａＡｓバッファ層５から構成するＩｎＧａＡｓ量子ドット構造体６を任意数層積層して構成する。 - 特許庁

The epitaxial wafer for the field effect transistor comprises an InGaN low-temperature deposit layer 5 provided on the sapphire substrate 6, and GaN field effect transistor structures 1 to 3 provided on the layer 5 via a GaN buffer layer 4.例文帳に追加

サファイア基板６上にＩｎＧａＮ低温堆積層５を設け、そのＩｎＧａＮ低温堆積層５上に、ＧａＮバッファ層４を介して、ＧａＮ系電界効果トランジスタ構造１〜３を設ける。 - 特許庁

To provide a structure and a method for a three-dimensional graphics processor encompassing one or more deferred shading, a tiled frame buffer, multiple-stage hidden surface removal processing, and other structures and/or procedures.例文帳に追加

１つまたはそれ以上のディファード・シェーディング、タイルド・フレーム・バッファ、多ステージ陰面除去プロセシング、他の構造及び／又はプロシジャと共に含んでいる３次元グレフィックスプロセッサの構造と方法に関する。 - 特許庁

The two adjacent frame constitutive members 32, 36 are connected to each other by connection structures 50 allowing the buffer members 42, 44 to be arranged to surround the rectangular peripheral edge part 16 and allowing one buffer member 42 or 44 to be arranged without being divided halfway in each of four sides constituting the rectangular peripheral edge part 16.例文帳に追加

ここで、隣接する二つの枠構成部材３２，３６は、緩衝材４２，４４が上記矩形状周縁部１６を囲むように配置されるとともに、矩形状周縁部１６を構成する四辺のそれぞれにおいて、途中で分断されることなく一の緩衝材４２，４４が配置されることを実現する連結構造５０により相互に連結されている。 - 特許庁

Each of the first and second magnetic shield layered structures 16A and 16B includes a magnetic shield film composed of a magnetic material and covering the semiconductor element 12 and a buffer film disposed between the semiconductor element 12 and the magnetic shield film and preventing diffusion of the magnetic material.例文帳に追加

第一および第二の磁気シールド積層構造１６Ａおよび１６Ｂは、いずれも、半導体素子１２を被覆する磁性体からなる磁気シールド膜および半導体素子１２と磁気シールド膜との間に介在し磁性体の拡散を防止するバッファ膜とを有する。 - 特許庁

The total thickness of the epitaxially grown layers is controlled to 0.3-1.0 μm by providing the low-temperature-deposited InGaN layer 5 on a sapphire substrate 6 and GaN-based field effect transistor structures 1-3 on the layer 5 through a GaN buffer layer 4.例文帳に追加

サファイア基板６上にＩｎＧａＮ低温堆積層５を設け、そのＩｎＧａＮ低温堆積層５上に、ＧａＮバッファ層４を介して、ＧａＮ系電界効果トランジスタ構造１〜３を設け、成長層の総膜厚を０．３μｍ以上１μｍ以下とする。 - 特許庁

This nitride semiconductor structure is provided with a sapphire substrate having processing structures of a recess portion and a projection portion on its surface in advance; a nitride semiconductor buffer layer formed on at least the projection portion on the substrate; and a nitride semiconductor layer formed on the semiconductor structure having an uneven portion by the sapphire substrate and the nitride semiconductor buffer layer.例文帳に追加

しかし、ＳｉＯ_2層を用いたマスクパターンは熱的損傷を受けやすく、熱的損傷を受けたマスクパターンの構成要素であるＳｉまたはＯ_2は窒化物半導体膜に悪影響をもたらし、そのため作製された窒化物半導体発光素子は、発光効率の低下と個々の発光素子の発光効率のばらつきによる製品の信頼性低下を招くと共に、窒化物半導体発光素子生産の歩留まりを低下させるという問題があった。 - 特許庁

An elastic buffer section 71 infilled and placed to at least one of the expansion spacing between floor slab end faces constituting the adjoining upper structures 5 and 5 and the expansion spacing between main girder end faces and constituted by hardening an elastic small piece (rubber chip, etc.), and mixture of binder (one-liquid binder, etc.), is provided.例文帳に追加

隣接する上部構造部５、５を構成する床版端面間の遊間部及び主桁端面間の遊間部のうちの少なくとも一方に充填配置され、弾性小片（ゴム製チップ等）及びバインダー（一液性バインダー等）の混合物を硬化させて構成される弾性緩衝部７１を備える。 - 特許庁

In this graphite sheet 1 constituted by integrating a plurality of graphite sheets, at least one graphite layer is formed of dense high heat conductive layers 2, 3, and 4 being high oriented graphites constituted by stacking the layer-shaped structures of graphites, and at least one graphite layer is formed of buffer layers 6 and 7 having foamed compositions.例文帳に追加

複数のグラファイト層を一体化したグラファイトシート１であって、前記グラファイト層の少なくとも一層をグラファイトの層状構造が積み重なった高配向性グラファイトである緻密な高熱伝導層２，３，４で形成すると共に、少なくとも一層を発泡した組成を有する緩衝層６，７で形成したグラファイトシートを提供する。 - 特許庁

An input surge absorbing circuit 8 which absorbs an input surge from an input connector is constituted by putting a level shift circuit 9 which attenuates or shifts the level of an input signal and an electric signal converting circuit 10 such as an operational amplifier and a buffer circuit in one unit structure and then arranging and packaging a plurality of unit structures in parallel.例文帳に追加

入力コネクタからの入力サージを吸収する入力サージ吸収回路８と、入力した信号を減衰またはレベルシフトする減衰またはレベルシフト回路９と、オペアンプ、バッファ回路などの電気的信号変換回路１０を１つの単位構造とし、この単位構造を複数個並列に配置し、１つのパッケージとする。 - 特許庁