「capacitorless」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To provide a semiconductor storage device performing an operational margin test suitable for a mechanism of TTRAM (Twin-Transistor Random Access Memory) which is one of capacitorless memory.例文帳に追加

キャパシタレスメモリの１つであるＴＴＲＡＭ（Twin-Transistor Random Access Memory）のメカニズムに適した動作マージンテストを行なう半導体記憶装置を提供する。 - 特許庁

To provide a semiconductor memory in which a capacitorless dynamic memory cell is included and it is not necessary to apply negative voltage to a bit line during data writing, and an operation method therefor.例文帳に追加

データ書き込み時にビットラインにネガティブ電圧を印加する必要のないキャパシタなしの動的メモリセルを具備した半導体メモリ装置及びその動作方法を提供する。 - 特許庁

The capacitorless DRAM has a substrate that includes a source, a drain, and a channel, a gate formed on the channel of the substrate, and a Hall preserving unit formed underneath the channel.例文帳に追加

ソース、ドレイン及びチャンネルを含む基板と、基板のチャンネル上に形成されたゲートと、チャンネル下に備えられたホール保存ユニットと、を備えることを特徴とするキャパシタレスＤＲＡＭである。 - 特許庁

To decrease a capacitor capacity necessary for removing ripples in conversion to a DC power source when a capacitorless mode is used in a means suppressing high frequency in a PWM light control system.例文帳に追加

ＰＷＭ調光方式において、高調波を抑制する手段にコンデンサレス方式とした場合に、直流電源に変換する際にリップル除去として必要なコンデンサ容量を小さくすることを目的とする。 - 特許庁

A capacitorless DRAM is provided with: a semiconductor layer which is located being separated from the surface of a substrate and which has a source region, a drain region and a channel region; an electric charge storage layer which is provided on the channel region; and a gate which is formed on the substrate in such a manner that it contacts the electric charge storage layer and the channel region.例文帳に追加

基板上面と離隔配置されたものであって、ソース領域、ドレイン領域及びチャンネル領域を備える半導体層、チャンネル領域上に備えられた電荷保存層、及び基板上にチャンネル領域及び電荷保存層と接するように形成されたゲートを備えることを特徴とするキャパシタレスＤＲＡＭである。 - 特許庁

The semiconductor memory device includes complementary first and second bit lines, a unit memory cell including complementary first and second floating body transistor capacitorless memory cells respectively coupled to the complementary first and second bit lines, and a voltage sense amplifier which is coupled between the complementary first and second bit lines and amplifies a voltage differential between the complementary first and second bit lines.例文帳に追加

相補的な第１及び第２ビットライン、相補的な第１及び第２ビットラインにそれぞれ接続されている相補的な第１及び第２フローティングボディートランジスタ型キャパシタレスメモリセルを具備する単位メモリセル、及び相補的な第１及び第２ビットライン間の電圧差を増幅する相補的な第１及び第２ビットライン間に接続されている電圧センス増幅器で構成されている。 - 特許庁