| 例文 |
clock pathの部分一致の例文一覧と使い方
該当件数 : 253件
A flip-flop circuit block 101 of fixed size is composed of a flip-flop 104 and a timing adjusting circuit 103 arranged in the clock signal input path of the flip-flop 104 and the distance L1 from an input terminal 102 to the timing adjusting circuit 103 and the distance L2 from the timing adjusting circuit 103 to the flip-flop 104 are held constant.例文帳に追加
フリップ・フロップ104と、このフリップ・フロップ104のクロック信号入力経路に配置されたタイミング調整回路103とで一定のサイズのフリップ・フロップ回路ブロック101を構成し、入力端子102からタイミング調整回路103までの距離L1およびタイミング調整回路103からフリップ・フロップ104までの距離L2を一定に保つようにした。 - 特許庁
Under a condition that the delay of a critical path in a target circuit 1 monitored by a delay monitor circuit 3 does not exceed the operation clock time of the target circuit 1, a power supply voltage V_DD and a substrate voltage V_BS supplied to the target circuit 1 are controlled so that the power consumption of the target circuit 1 monitored by a power consumption monitor circuit 4 is minimized.例文帳に追加
遅延モニタ回路3においてモニタされるターゲット回路1のクリティカルパスの遅延がターゲット回路1の動作クロック時間を超えない条件の元で、消費電力モニタ回路4においてモニタされるターゲット回路1の消費電力が最小となるように、ターゲット回路1に供給される電源電圧V_DDおよび基板電圧V_BSがそれぞれ制御される。 - 特許庁
This operation composition device has: a data path controller generation means 45 for generating a signal propagation guarantee circuit for guaranteeing the signal propagation between the clock areas according to a required circuit area or processing speed when composing the circuit driven by a plurality kinds of clocks each having a different operation frequency or a different phase; and a scheduling means 43 for performing scheduling in consideration of a delay cycle in the signal propagation guarantee circuit.例文帳に追加
動作周波数や位相が異なる複数種類のクロックにより駆動される回路を合成する際に、要求される回路面積や処理速度に応じてクロック領域間の信号伝播を保証するための信号伝播保証回路を生成するデータパス・コントローラ生成手段45と、その信号伝播保証回路における遅延サイクルを考慮してスケジューリングを行うスケジューリング手段43とを有している。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|