「microcomputer CPU」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

An EEPROM of the microcomputer stores oscillation period data, which vary with the temperature, of the CR oscillation circuit a CPU reads data stored in the EEPROM, depending on the temperature detected by a temperature detection circuit (steps S2, S3), and sets a determined multiple value to a DPLL circuit (steps S4, S5) to correct the oscillation frequency of a multiple clock signal.例文帳に追加

マイクロコンピュータのＥＥＰＲＯＭに、温度により変動するＣＲ発振回路の発振周期データを記憶しておき、ＣＰＵは、温度検出回路によって検出される温度に応じてＥＥＰＲＯＭに記憶されているデータを読み出し（ステップＳ２，Ｓ３）、決定した逓倍値をＤＰＬＬ回路に設定することで（ステップＳ４，Ｓ５）逓倍クロック信号の発振周波数を補正する。 - 特許庁

The semiconductor device includes: a flash memory which holds a vendor code of a MAC address (Media Access Control address) and a MAC address conversion routine; and a CPU which reads the chip ID of a microcomputer and generates a serial number of the MAC address based on the chip ID according to the MAC address conversion routine, and generates the MAC address by combining a vendor code and the serial number.例文帳に追加

ＭＡＣアドレス（Ｍｅｄｉａ Ａｃｃｅｓｓ Ｃｏｎｔｒｏｌ ａｄｄｒｅｓｓ）のベンダコード、及びＭＡＣアドレス変換ルーティンを保持するフラッシュメモリと、マイコンのチップＩＤを読み込み、ＭＡＣアドレス変換ルーティンに従い、チップＩＤに基づいてＭＡＣアドレスのシリアル番号を生成し、ベンダコードとシリアル番号とを組み合わせてＭＡＣアドレスを生成するＣＰＵとを具備する半導体装置により解決する。 - 特許庁

An MCP terminal 5 and an IP chip 3 are connected through bonding of terminal 7 for bonding option arranged on a package substrate 1, outputs of a port circuit 12 and a MCP port circuit 13 are inhibited by a control circuit 14, and the IP chip 3 can be analyzed independently through signal exchange between the IP chip 3 and outside without the intermediary of a microcomputer CPU chip 2.例文帳に追加

この発明は、実装基板１に設けられたボンディングオプション用端子７をボンディングしてＭＣＰ端子５とＩＰチップ３を接続し、制御回路１４によりポート回路１２及びＭＣＰポート回路１３の出力を禁止して、マイコンＣＰＵチップ２を介することなくＩＰチップ３と外部との間で信号のやり取りを行い、ＩＰチップ２を独立して解析できるように構成される。 - 特許庁

If any trouble occurs in the initial processing, a CPU is reset by the means, and the microcomputer is forcibly re-started by the program stored in the other flash memory.例文帳に追加

本発明は、上記目的を達成するため、制御装置内マイクロコンピュータ回路にプログラム格納用フラッシュメモリを2面実装してプログラムを前記両方のメモリに格納し、一方のフラッシュメモリに格納されたプログラムで起動し、前記イニシャル処理手順が正常に進行しているかどうかを監視する手段を設け、イニシャル処理に障害が発生した場合は、前記手段からＣＰＵにリセットをかけ、強制的に他方のフラッシュメモリに格納されたプログラムにて再起動させるようにする。 - 特許庁

In this reset circuit of a microcomputer incorporated with a first reset circuit 81 for inputting a reset signal to a reset signal input terminal for initializing a CPU 2, the reset input terminal is provided with a switch circuit 84 configured of a field programmable gate array for selectively inputting either a reset signal from an externally installed second reset circuit or a reset signal from the first reset circuit or both of them.例文帳に追加

ＣＰＵ２を初期化するリセット信号入力端子にリセット信号を入力する第一リセット回路８１が内蔵されたマイクロコンピュータのリセット回路であって、前記リセット入力端子に、外部に設けられた第二リセット回路からのリセット信号または前記第一リセット回路からのリセット信号の何れかまたは双方を選択的に入力可能に設定するフィールドプログラマブルゲートアレイで構成されるスイッチ回路８４が設けられている。 - 特許庁