「microcomputer CPU」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

To realize a single chip microcomputer capable of preventing a deterioration in throughput of a system due to the stagnation of processing in a CPU in response to a bus use right request from a bus master other than the CPU such as a DMA controller.例文帳に追加

ＤＭＡコントローラ等のＣＰＵ以外のバスマスタからのバス使用権要求によりＣＰＵにおける処理が滞ってシステムのスループットが低下するのを防止できるシングルチップマイコンを実現する。 - 特許庁

The power source IC4, in the microcomputer off mode, switches from the microcomputer off mode to the normal operation mode when an input terminal P1 of CPU 42 receives the detection signal SS receiving from the external change detection part 3 and the detection signal SS directs the starting factor change to be the starting factor of the microcomputer 1.例文帳に追加

電源ＩＣ４はマイコンＯＦＦモード時において、外部変化検出部３より受ける検出信号Ｓ３をＣＰＵ４２の入力端子ＰＩに受け、マイコン１の起動要因とすべき起動要因変化を検出信号Ｓ３が指示するとき、マイコンＯＦＦモードから通常動作モードに改める。 - 特許庁

An CPU 22 in a microcomputer 21 drives the injector 11 in accordance with a case-by-case injection amount command value and an injection period corresponding to the common-rail injection pressure.例文帳に追加

マイコン２１内のＣＰＵ２２は、その都度の噴射量指令値及びコモンレール圧に応じた噴射期間にてインジェクタ１１を駆動する。 - 特許庁

To make good use of the capability of a CPU to maximum, without reducing the advantage of the use of a microcomputer and an external ROM.例文帳に追加

マイコンと外部ＲＯＭを使用する演算装置において、従来のメリットは残しながら、ＣＰＵの能力を最大限に活用すること。 - 特許庁

A microcomputer 8 has a CPU 13 for controlling the overall apparatus, a RAM 11, a ROM 12 and input and output ports 14, 15.例文帳に追加

マイコン８には、全体制御用のＣＰＵ１３とＲＡＭ１１とＲＯＭ１２と入力ポート１４と出力ポート１５が設けられている。 - 特許庁

To provide a microcomputer for monitoring the data of the arbitrary address of an internal memory in an arbitrary timing without stopping an operation of a CPU.例文帳に追加

ＣＰＵの動作を停止させることなく、任意のタイミングで内部メモリの任意のアドレスのデータをモニタ可能にしたマイクロコンピュータを提供する。 - 特許庁

Consequently, the microcomputer can transmit and receive data to and from an EEPROM at a high speed without using any large interface software nor imposing any load on the CPU.例文帳に追加

その結果、大きなインターフェースソフトなしに、ＣＰＵに負担をかけることなく、高速でＥＥＰＲＯＭとの送受信をすることができる。 - 特許庁

To forcedly turn off a CPU and reset a microcomputer without providing a plurality of buttons nor complicating user manipulation.例文帳に追加

複数のボタンを設けることなく、ユーザ操作を煩雑にすることなく、ＣＰＵを強制的に電源オフ状態にし、かつ、マイコンをリセットすること。 - 特許庁

Whereby the program can be properly debugged by monitoring a condition of the microcomputer for evaluation 13 in a state that CPU 16 is stopped.例文帳に追加

従って、ＣＰＵ１６の停止状態で評価用マイコン１３の状態を観察することによりプログラムを適切にデバッグすることができる。 - 特許庁

A second integrated circuit 20 chip has a CPU 21 and an FROM 22, and serves as a system microcomputer to control a system of a car audio.例文帳に追加

第２の集積回路チップ２０は、ＣＰＵ２１，ＦＲＯＭ２２を持っており、カーオーディオのシステムを制御するためのシステム・マイクロコンピュータである。 - 特許庁

A CPU 4 and peripheral circuits 5 and 6 constituting a microcomputer 1 operate on the basis of a system clock outputted from a 1st oscillation circuit 2.例文帳に追加

マイクロコンピュータ１を構成するＣＰＵ４、周辺回路５，６は第１の発振回路２から出力されるシステムクロックに基づいて動作する。 - 特許庁

A CPU 22 in a microcomputer 21 executes feedback control of current to the heater 64 so that impedance of the detection element 61 agrees with a command.例文帳に追加

マイコン２１内のＣＰＵ２２は、検出素子６１のインピーダンスが目標値に一致するようヒータ６４への通電をフィードバック制御する。 - 特許庁

A microcomputer for controlling card units in a card unit 50 compares the identifying codes read out of IC tags 441 and 541 attached to a CPU 56 and a CPU 371 for put-out control respectively with the identifying codes previously stored to verify whether the CPU 56 and the CPU 371 for put-out control are authentic or not.例文帳に追加

カードユニット５０のカードユニット制御用マイクロコンピュータが、ＣＰＵ５６および払出制御用ＣＰＵ３７１に付されているＩＣタグ４４１，５４１から読み取った識別コードと、あらかじめ記憶している識別コードとを比較することによって、ＣＰＵ５６および払出制御用ＣＰＵ３７１が正規のものか否かを認証する。 - 特許庁

In this single chip microcomputer 41 on which two CPUs 41A and 41B are mounted, the reset of a CPU 42A is released by a power-on reset circuit 33 when power is supplied, and the reset of the other CPU 42B is released through a CPU (B) reset register 44 by means of processing based on the control program of a CPU 42.例文帳に追加

２つのＣＰＵ４１Ａ，４１Ｂが搭載されるシングルチップマイクロコンピュータ４１において、ＣＰＵ４２Ａは電源投入時にパワーオンリセット回路３３によってリセットが解除され、もう１つのＣＰＵ４２Ｂは、ＣＰＵ４２の制御プログラムに基づく処理により、ＣＰＵ（Ｂ）リセットレジスタ４４を介してリセットが解除されるようにした。 - 特許庁

A microcomputer 11 in an engine control ECU 10 is provided with a CPU 12, a RAM 13, a ROM 14, an FPU (floating point unit) 15, etc., and the FPU 15 among them executes a floating point type operation.例文帳に追加

エンジン制御ＥＣＵ１０内のマイコン１１は、ＣＰＵ１２，ＲＡＭ１３，ＲＯＭ１４，ＦＰＵ１５等を備え、そのうちＦＰＵ１５は浮動小数点形式の演算を実施する。 - 特許庁

To continue the operation of prescribed processing as a set without generating the run-away of a CPU even when a noise intrudes into the power supply terminal of a microcomputer.例文帳に追加

マイクロコンピュータの電源端子等にノイズが進入した場合であっても、ＣＰＵが暴走せず、セットとして所定の処理の動作を継続できるようにする。 - 特許庁

When a battery is consumed S13, the CPU is intercepted by a microcomputer S14 and a power supply line PW2 of a member unnecessary for backup is turned off S15.例文帳に追加

電池が消耗したときに（Ｓ１３）、マイコンからＣＰＵに割り込みを発生し（Ｓ１４）、バックアップに不要な部材の電源ラインＰＷ２をオフする（Ｓ１５）。 - 特許庁

To provide an echo canceler device which can carry out echo cancelation processing without increasing the processing load on a CPU constituting a microcomputer.例文帳に追加

マイクロコンピュータを構成しているＣＰＵの処理負担を増加させることなくエコーキャンセル処理を実行することができるエコーキャンセラ装置を提供する。 - 特許庁

The reproducing device is provided with a microcomputer 1 having a CPU 3, RAM 4, ROM 5, clock part 6, edge interruption part 7, display driving part 8 and I/O part 9.例文帳に追加

ＣＰＵ３とＲＡＭ４とＲＯＭ５とクロック部６とエッジ割り込み部７と表示駆動部８とＩ／Ｏ部９を有するマイクロコンピュータ１を設ける。 - 特許庁

A control microcomputer 10 is provided with a CPU core 11 and an external bus I/F 14 for exchanging various kinds of information with a signal processing IC 20.例文帳に追加

制御マイコン１０は、ＣＰＵコア１１と、信号処理ＩＣ２０との間で各種情報の送受信を行う外部バスＩ／Ｆ１４とを備える。 - 特許庁

A CPU of a presentation controlling microcomputer reads the display data stored in the variable address area in the temporary storage memory and temporarily stores the data in the RAM.例文帳に追加

演出制御用マイクロコンピュータのＣＰＵは、一時記憶メモリの可変アドレスエリアに記憶された表示用データを読み出してＲＡＭに一旦記憶させる。 - 特許庁

Also, the one-chip microcomputer 10 is provided with, in its inside: an A-D converter 15; a D-A converter 14; an ROM 11; an RAM 12; and a CPU 13.例文帳に追加

また、ワンチップマイクロコンピュータ１０は、内部にＡ／Ｄ変換器１５と、Ｄ／Ａ変換器１４と、ＲＯＭ１１と、ＲＡＭ１２と、ＣＰＵ１３と、を有する。 - 特許庁

An ECU 10 is provided with a microcomputer 11 consisting of a CPU 12, RAM 13, etc., and a ROM 14 storing a control program, a data for deciding comparison, etc.例文帳に追加

ＥＣＵ１０は、ＣＰＵ１２、ＲＡＭ１３等からなるマイコン１１と、制御プログラムや比較判定用データ等を格納したＲＯＭ１４とを備える。 - 特許庁

A microcomputer 11 in an engine control ECU 10 is provided with a CPU 12, an RAM 13, an ROM 14, an FPU(floating point arithmetic processor) 15, and an I/O 16.例文帳に追加

エンジン制御ＥＣＵ１０内のマイコン１１はＣＰＵ１２、ＲＡＭ１３、ＲＯＭ１４、ＦＰＵ（浮動小数点演算プロセッサ）１５、Ｉ／Ｏ１６を備える。 - 特許庁

A microcomputer 12 in the security ECU 11 has a CPU 13 as a setting part and a PWM output part 14 for generating and outputting a pulse.例文帳に追加

セキュリティＥＣＵ１１内のマイコン１２は、設定部としてのＣＰＵ１３と、パルスを生成し出力するＰＷＭ出力部１４とを備える。 - 特許庁

So, when the power source button is continuously manipulated, firstly the CPU is forcedly placed in a power supply off state, and then the microcomputer is reset.例文帳に追加

従って、電源ボタンが継続して操作され続けることによって、まずはＣＰＵを強制的に電源オフ状態にした後、マイコンをリセットすることができる。 - 特許庁

To provide a microcomputer capable of flexibly varying setup time and/or hold time, while minimizing the influence of competition between a CPU and a DMA for buses.例文帳に追加

ＣＰＵとＤＭＡとの間のバス競合の影響が最小限に抑えられ、セットアップ時間／ホールド時間をフレキシブルに変更可能なマイクロコンピュータを提供する。 - 特許庁

In this microcomputer 1, a report signal showing the switching completion of an operation clock is outputted from a switching control part 27 to a CPU 11.例文帳に追加

マイクロコンピュータ１においては、切替制御部２７からＣＰＵ１１に対して動作クロックの切替完了を示す報知信号が出力される。 - 特許庁

In the switching element driving circuit 110, operation processing is executed by a central processing unit (CPU) or a memory circuit Me etc. which is built in a microcomputer 111.例文帳に追加

スイッチング素子駆動回路１１０では、マイコン１１１に内蔵された中央演算処理回路ＣＰＵ又はメモリ回路Ｍｅ等によって演算処理を行う。 - 特許庁

When the authentication of the ICE body is not confirmed, the CPU 11 stops at least a portion of functions of the information security microcomputer 1.例文帳に追加

ＣＰＵ１１は、ＩＣＥ本体の認証が確認されなかった場合には、情報セキュリティマイクロコンピュータ１の少なくとも一部の機能を停止させる。 - 特許庁

A single chip microcomputer 1 is provided with a main CPU 2, program storage nonvolatile memories 5 and 6, a data storage nonvolatile memory 9 and a nonvolatile control unit 8.例文帳に追加

シングルチップマイクロコンピュータ１は、メインＣＰＵ２、プログラム格納不揮発性メモリ５、６、データ格納不揮発性メモリ９、不揮発制御ユニット８を有する。 - 特許庁

A single chip microcomputer (100) includes a CPU (103) which can perform arithmetic processing based on a preset program and a nonvolatile storage device (101) readable/writable by random access by the CPU.例文帳に追加

予め設定されたプログラムに基づく演算処理を可能とするＣＰＵ（１０３）と、上記ＣＰＵによるランダムアクセスによってリード・ライト可能な不揮発性記憶装置（１０１）と、を含むシングルチップマイクロコンピュータ（１００）である。 - 特許庁

To reduce power consumption by stopping the supply of any clock to a CPU when a task processing is in a waiting state in a device for controlling recording and reproduction by a controller equipped with a microcomputer having a CPU.例文帳に追加

ＣＰＵを有するマイコンを備えたコントローラにより記録再生等の制御を行う装置において、タスクの処理が待ち状態の時には、ＣＰＵへのクロック供給を停止して電力の消費削減をする。 - 特許庁

A bus control circuit 22, constituting the microcomputer 35, outputs an address outputted to a core address bus 11 by a CPU 2A to a peripheral address bus 12, only when the CPU 2A accesses a peripheral circuit 10P.例文帳に追加

マイクロコンピュータ３５を構成するバス制御回路２２は、ＣＰＵ２Ａが周辺回路１０Ｐにアクセスする場合にだけ、ＣＰＵ２Ａがコアアドレスバス１１に出力したアドレスを周辺アドレスバス１２に出力する。 - 特許庁

A first microcomputer includes: a CPU; a plurality of ports; an interface circuit for outputting a CPU output signal generated by the CPU to an external device through any one of the plurality of ports; and a failure mode detection circuit for determining whether the CPU is in failure, and generating a failure signal to provide it to the interface circuit when determining the CPU is in failure.例文帳に追加

第１マイクロコンピュータは、ＣＰＵと、複数のポートと、前記ＣＰＵにより生成されたＣＰＵ出力信号を前記複数のポートのいずれかを介して外部装置に出力するインタフェース回路と、前記ＣＰＵが故障しているか否かを判定し、故障していると判定した場合に故障信号を生成して前記インタフェース回路に供給する故障モード検出回路とを備える。 - 特許庁

A microcomputer 202 judges whether operable minimum voltage information stored in a memory 206 is effective or not and when judging it to be effective, the microcomputer 202 sets the applied voltage of a CPU 201 in accordance with the operable minimum voltage information.例文帳に追加

マイコン２０２が、メモリ２０６に記憶された動作可能最小電圧情報が有効か否か判断し、有効と判断した場合、ＣＰＵ２０１の印加電圧を動作可能最小電圧情報に従って設定する。 - 特許庁

The main microcomputer 10 comprises a DPLL circuit 23 multiplying the reference clock signal to a predetermined first multiplied number to generate an operation clock signal (64 MHz), and a CPU 11 in the main microcomputer 10 operates synchronously with the operation clock signal.例文帳に追加

メインマイコン１０は、基準クロック信号を所定第１逓倍数に逓倍し、動作クロック信号（６４ＭＨｚ）として生成するＤＰＬＬ回路２３を備え、メインマイコン１０内のＣＰＵ１１はこの動作クロック信号に同期して動作する。 - 特許庁

The sub-microcomputer 40 comprises a DPLL circuit 51 multiplying the reference clock signal to a predetermined multiplied number to generate an operation clock signal (32 MHz), and a CPU 41 in the sub-microcomputer 40 operates synchronously with this operation clock signal.例文帳に追加

また、サブマイコン４０は、基準クロック信号を所定第２逓倍数に逓倍し、動作クロック信号（３２ＭＨｚ）として生成するＤＰＬＬ回路５１を備え、サブマイコン４０内のＣＰＵ４１はこの動作クロック信号に同期して動作する。 - 特許庁

When the kind of the battery 14 is selected by a user and a set key is operated, the CPU 10 sets end voltage corresponding to the selected kind of the battery, informs the sub-microcomputer 11 on power-off , and when receives power-off information, the sub-microcomputer turns off the power source of the CPU 10.例文帳に追加

そして、ユーザによって電池１４の種類が選択されセットキーの操作が行なわれると、ＣＰＵ１０は、該選択されている電池の種類に対応する終止電圧の設定を行ってから、サブマイコン１１にパワーオフ通知を行い、サブマイコン１１は、パワーオフ通知を受け取ると、ＣＰＵ１０の電源をＯＦＦする。 - 特許庁

A microcomputer 1 including a CPU 2 in its inside is provided with a 1st data transfer device 4 for controlling direct memory access transfer on external buses EDBUSA, EABUS of the microcomputer 1 and parallel execution of an internal bus access by the CPU 2 or the like and external data transfer control by the device 4 is made possible.例文帳に追加

ＣＰＵ（２）を内蔵するマイクロコンピュータ（１）に、当該マイクロコンピュータの外部バス（ＥＤＢＵＳＡ，ＥＡＢＵＳ）上でのダイレクト・メモリ・アクセス転送を制御する第１のデータ転送装置（４）を設け、第１のデータ転送装置による外部データ転送制御に並行して、マイクロコンピュータ内部のＣＰＵなどによる内部バスアクセスを可能とする。 - 特許庁

The RFID system includes a reader/writer (5) for reading and writing information from/to an RFID tag and a microcomputer (4) for controlling operations of the reader/writer (5), wherein the reader/writer (5) is built into the microcomputer (4) and connected to a CPU (11) of the microcomputer by bus.例文帳に追加

ＲＦＩＤタグとの間で情報の読み出し及び書き込みを行うリーダ・ライタ装置（５）と、リーダ・ライタ装置（５）の動作を制御するマイクロコンピュータ（４）と、を備えたＲＦＩＤシステムにて、リーダ・ライタ装置（５）を、マイクロコンピュータ（４）に内蔵し、そのリーダ・ライタ装置（５）を、マイクロコンピュータ（４）のＣＰＵ（１１）とバスにより接続する。 - 特許庁

This information security microcomputer 1 is provided with an encrypting circuit 16 for encrypting and decoding information, a program 17 for authentication for authenticating an ICE body and a CPU 11 for controlling the information security microcomputer 1 as a whole.例文帳に追加

情報セキュリティマイクロコンピュータ１は、情報の暗号化および復号を行なう暗号回路１６と、ＩＣＥ本体の認証を行なう認証用プログラム１７と、情報セキュリティマイクロコンピュータ１の全体的な制御を行なうＣＰＵ１１とを含む。 - 特許庁

To detect not only the transmission stop of detection data due to the CPU of a microcomputer built-in sensor but also the transmission stop due to a communication controller to restore the operation.例文帳に追加

マイコン内蔵センサのＣＰＵに起因する検出データの送信停止だけでなく、通信コントローラに起因する送信停止をも検出して動作復帰させる。 - 特許庁

To obtain a microcomputer 51 which reduces an increase in constitution scale and is capable of high-performance debugging by executing a debugging program from a debugging tool 52 by a CPU 53.例文帳に追加

構成規模の大型化を低減すると共に、デバックツール５２からのデバックプログラムをＣＰＵ５３が実行することによって高性能にデバッグ可能なマイクロコンピュータ５１を得る。 - 特許庁

A master set 1 is provided with a tuner section 11, a radio transmitter-receiver 12, an antenna 13, a storage device 14, a control use microcomputer (CPU) 15, and a power supply device 16.例文帳に追加

親機１には、チューナ部１１と無線送受信器１２とアンテナ１３と記憶装置１４と制御用のマイクロコンピュータ（ＣＰＵ）１５と電源装置１６が設けられる。 - 特許庁