| 例文 |
read/write counterの部分一致の例文一覧と使い方
該当件数 : 10件
The semiconductor device has a comparator 4 comparing the output of the data input latch and the output of the data output latch with each other, a read/write control counter 5 generating read write mode switching signals by dividing a clock frequency, a means 14 reversing the data of the data input latch, and a means 8 making a refresh address counter serve also as the address generating counter of the test circuit.例文帳に追加
データ入力ラッチの出力とデータ出力ラッチの出力を比較するコンパレータ４と、クロックを分周してリードライトモード切替信号を発生させるリード／ライトコントロールカウンタ５と、データ入力ラッチのデータを反転する手段１４と、リフレッシュアドレスカウンタをテスト回路のアドレス発生と兼用する手段８とを持つ。 - 特許庁
Data such as the counter value by the integrating counter 49, etc., are written and read between the storage element 27 mounted to the waste liquid cartridge 25 and a read/write means 53.例文帳に追加
廃液カートリッジ２５に搭載された記憶素子２７と書き込み読み出し手段５３との間で、積算カウンタ４９によるカウンタ値等のデータの書き込み読み出し操作がなされる。 - 特許庁
A ground terminal 24, a read/write terminal 25 to input a read/write control signal W/R, a clock terminal 26 to input a clock signal CLK and a ground terminal 27 are included in the lower section of the counter face 13 of the circuit board 10.例文帳に追加
回路基板１０の対向面１３の下段には、接地端子２４、リード・ライト制御信号Ｗ／Ｒを入力するためのリード・ライト端子２５、クロック信号ＣＬＫを入力するためのクロック端子２６、および接地端子２７が備えられている。 - 特許庁
Meanwhile, when the counted value of the counter 305 reaches a coincidence constant for forced termination stored in a memory 308, a read/write forced termination signal is generated by the comparator 306, and read/write operation is forcibly terminated by hardware.例文帳に追加
一方、カウンタ３０５のカウント値がメモリ３０８に記憶された強制終了のための一致定数に到達すると比較器３０６によってリード／ライト強制終了信号が発生され、ハードウェアによってリード／ライト動作が強制的に終了させられる。 - 特許庁
The constitution for the instruction prefetch can be actualized simply by a control mechanism by the address tag of a cache memory and a read/write pointer control mechanism by the counter of a FIFO buffer.例文帳に追加
上記命令プリフェッチのための構成は、キャッシュメモリのアドレスタグによる制御機構やＦＩＦＯバッファのカウンタによるリード・ライトポインタ制御機構よりも簡素に実現することが可能である。 - 特許庁
The device is provided with two groups of address counters and a control counter, and has such constitution that control of the number of addresses to be generated corresponding to each of operation mode in which read, write, erasure, or the like are different and successive generation of address values can be performed.例文帳に追加
２組のアドレスカウンタと制御カウンタを備えて、読み出し、書き込み、消去等の異なる動作モードの各々に対応して発生すべきアドレス数の管理とアドレス値の順次発生が可能な構成となっている。 - 特許庁
The memory device provided with SDRAM is a memory device controlling SDRAM performing burst access based on burst length, a cycle number counter setting the number of times of burst access based on the burst length at the time of initialization at which the burst length is set is provided, burst cycles in a read/write cycle are performed by the number of times set in the cycle number counter.例文帳に追加
ＳＤＲＡＭを備えたメモリ装置は、バースト長に基づくバーストアクセスを行うＳＤＲＡＭを制御するメモリ装置であって、前記バースト長を設定する初期化時に、バースト長に基づくバーストアクセスの回数を設定するサイクル数カウンタを設け、リード／ライトサイクルにおけるバーストサイクルを該サイクル数カウンタに設定された回数だけ行うようにしたことである。 - 特許庁
More specifically, the feed-forward control is used to negate or counter the tendency of the read/write head to deviation from a track owing to disk tremor by using sensors 31, 41, etc., in order to detect the disk tremor amplitude perpendicular to the surface of the disk.例文帳に追加
更に詳しくいえば、ディスクの表面に垂直なディスク震動振幅を検出するためにセンサ３１，４１等を用い、読出し／書込みヘッドがディスク震動のためにトラックから外れそうになることを打ち消したり、抗したりするためにフィードフォーワード制御を用いる。 - 特許庁
When the counted value of the counter 305 reaches the number of the coincidences for a forced termination alarm stored in a memory 309, a read/write forced termination alarm signal is generated by the comparator 307, and the recovery operation from the error of the address detection is started by a firmware.例文帳に追加
カウンタ３０５のカウント値がメモリ３０９に記憶された強制終了警告用の一致数に到達すると比較器３０７によってリード／ライト強制終了警告信号が発生され、ファームウェアによってアドレス検出のエラーからの復帰動作が開始される。 - 特許庁
Then, an up/down counter circuit 52 controls an output buffer size on the basis of the compared result of the voltage comparator circuit 51 synchronously with the system clock CK and in a specified operating state such as read, write or Nop activating an OE signal, an updating control register circuit 53 updates output buffer size data.例文帳に追加
そして、アップ／ダウンカウンタ回路５２は、システムクロックＣＫに同期して、電圧比較回路５１の比較結果に基づいて出力バッファサイズを制御し、更新制御レジスタ回路５３は、ＯＥ信号が活性化するリードやライトあるいはノップ（Ｎｏｐ）といったの特定のオペレーティング状態になると、出力バッファサイズデータを更新する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！
|
ログイン |
Weblio会員(無料)になると
|
