| 例文 |
signed digitの部分一致の例文一覧と使い方
該当件数 : 5件
To provide a CMOS driver circuit capable of being manufactured by an inexpensive ordinary CMOS process and corresponding to a signed-digit number indicating less power consumption.例文帳に追加
廉価な通常のCMOSプロセスで製造でき且つ消費電力の少ないサインデジット数に対応するCMOSドライバ回路を提供する。 - 特許庁
To provide a CMOS logic circuit capable of being manufactured by an inexpensive ordinary CMOS process and corresponding to a signed-digit number indicating less power consumption.例文帳に追加
廉価な通常のCMOSプロセスで製造でき且つ消費電力の少ないサインデジット数に対応するCMOS論理回路を提供する。 - 特許庁
The square arithmetic units 110 and 115 respectively include two unsigned multipliers for the most significant digit bit and the least significant digit bit and one signed multiplier for a cross product term, arrange the resultant products by shifting and addition, and employ an equivalent processing element.例文帳に追加
平方演算ユニット110、115は、それぞれ最下位ビットと最上位ビットに対する2つの符号なし乗算器とクロス乗積項に対する1つの符号付き乗算器を含み、この積をシフトと加算によって整列させ、及び同等の処理素子を採用する。 - 特許庁
Then, 7 bits of bits c_6 through c_0 are generated from an arithmetic operation of the unsigned part, and logic judgement of the signed part is performed by considering a carry from the digit of the bit c_6 of the arithmetic operation of the unsigned part to generate a bit c_7.例文帳に追加
非符号部の算術演算によりビットc_6〜c_0の7ビットを生成させ、この非符号部の算術演算によるビットc_6の桁からの繰り上がりを考慮して符号部の論理判定を行い、ビットc_7を生成させる。 - 特許庁
The CMOS adder is provided with an addition part 1 which inputs two signals A and B represented by ternary signed digit numbers of "+1", "0", and "-1" and outputs an addition signal S1, and a carry part 2 which inputs two signals A and B and outputs a carry signal C1.例文帳に追加
「+1」、「0」、「−1」の3値のサインデジット数による2つの信号AとBを入力して加算信号S1を出力する加算部1と、2つの信号AとBを入力して桁上げ信号C1を出力する桁上げ部2とを具備する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|