「testing method for transistor」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

METHOD AND SYSTEM FOR IMPROVED TESTING OF TRANSISTOR ARRAY例文帳に追加

トランジスタアレイの改善されたテスト方法及びテストシステム - 特許庁

To provide a stress-testing circuit and a stress-testing method for quickly and easily executing the stress test of a transistor switch in a semiconductor integrated circuit for selecting a multiple-value analog gradation voltage by a plurality of transistor switches for outputting.例文帳に追加

多値のアナログ階調電圧を複数のトランジスタスイッチで選択して出力する半導体集積回路において、トランジスタスイッチのストレス試験を短時間且つ容易に実施できるストレス試験回路及び方法を提供する。 - 特許庁

The testing method for making the determination of good or no-good by means of a current test in static state in a wafer level testing step 5 of the semiconductor integrated circuit is characterized in that the reference current value for judging soundness is determined for each product on the basis of characteristic values of a transistor in a basic characteristics measurement step 2 for determination.例文帳に追加

半導体集積回路のウェハ状態試験工程５での静止状態電流試験によって良否判定を行う検査方法で、その良否判定基準となる基準電流値を基礎特性測定工程２でのトランジスタの特性値を基に製品ごとに決定して判定を行うことを特徴とする。 - 特許庁

To provide a semiconductor device, in which an increase of a chip area is restricted, failure of a depression type MOS transistor for output of a step-down circuit is prevented, and is capable of realizing an operation lower limit test of an internal circuit that operates by voltage lower than operating voltage of an external interface circuit, and a method of testing thereof.例文帳に追加

チップ面積の増加を抑え、また降圧回路の出力用デプレッション型ＭＯＳトランジスタの破壊を防ぎ、外部インタフェース回路の動作電圧より低い電圧で動作する内部回路の動作下限テストを実現することができる半導体装置、およびそのテスト方法を提供する。 - 特許庁

To securely carry out screening for a defective pixel by effectively avoiding deterioration in reliability even when a transistor with low breakdown voltage is used by applying a flat display device and a testing method for the flat display device to, for example, a liquid crystal display device having a driving circuit formed on an insulating substrate in one body.例文帳に追加

本発明は、フラットディスプレイ装置及びフラットディスプレイ装置の試験方法に関し、例えば絶縁基板上に駆動回路を一体に形成した液晶表示装置に適用して、耐圧の低いトランジスタを用いる場合であっても、信頼性の劣化を有効に回避して確実に欠陥画素に係るスクリーニングを実行することができるようにする。 - 特許庁