逆順序回路の英語

制御回路用の第２コネクタ部材４０に、制御回路用の第１コネクタ部１０に完全に嵌合したときに、制御回路用の第１コネクタ部１０の逆順序嵌合防止突起１４より前に位置する傾斜面４７aを有する正規順序嵌合用突起４７を設けている。例文帳に追加

A regular sequence fitting projection 47 having an inclined face 47a positioned before a reverse sequence fitting prevention projection 14 of a first connector part 10 for a control circuit when the first connector part 10 for the control circuit is completely fitted is formed on a second connector member 40 for the control circuit. - 特許庁

バイト順序逆転回路１４は、バイトリバース命令に従って、一つの２進数の値を表現する３２ビットのデータの連結する４つのバイトの配列順序を逆転してレジスタファイル１１内の一つのレジスタに格納する。例文帳に追加

A byte order inverting circuit 14 inverts the order of arranging four linked bytes in the data of 32 bits expressing one binary value according to a byte reverse instruction and stores these data in one register inside a register file 11. - 特許庁

Ａ／Ｄ変換器でＡ／Ｄ変換され、逆フィルタでフィルタリング処理された信号は、遅延回路に入力され、スピーカ１〜９の配列順序に応じて遅延される。例文帳に追加

Then signals A/D-converted by an A/D converter and filtered by an inverting filter are input into a delay circuit and delayed according to a sequence of speakers 1 to 9. - 特許庁

また、回路セルＹ１〜Ｙ３９・Ｙ３４４〜Ｙ３８４を、配線との接続点の並び順が出力端子Ｙ１〜Ｙ３９・Ｙ３４４〜Ｙ３８４の並び順と逆の順序となるように配置する。例文帳に追加

Also circuit cells Y1-Y39/Y344-Y384 are disposed so as to make an aligning sequence of connecting points with the wiring to be inverse to an aligning sequence of the output terminals Y1-Y39/Y344-Y384. - 特許庁

Ａ／Ｄ変換器でＡ／Ｄ変換され、逆フィルタでフィルタリング処理された信号は、遅延回路に入力され、スピーカ１〜９の配列順序に応じて遅延される。例文帳に追加

The signal A/D converted by an A/D converter and processed by filtering through an inverted filter is inputted to a delay circuit and delayed according to the order of the arrangement of loudspeakers 1 to 9. - 特許庁

発光素子２１２に発光させるための順バイアス電圧を有するデータ信号を画素回路２１０に供給する順フレーム期間と、発光素子２１２に発光を生じさせない逆バイアス電圧を有するデータ信号を画素回路２１０に供給する逆フレーム期間とを、各画素回路に関して所定の順序で適用して各画素回路２１０をそれぞれ駆動する。例文帳に追加

Each of pixel circuits 210 is driven, by applying to each of the pixel circuits in a predetermined sequence a forward frame period for supplying the pixel circuit 210 with a data signal having a forward bias voltage for making the light emitting element 212 emit light, and a reverse frame period for supplying the pixel circuit 210 with a data signal having a reverse bias voltage for preventing the light emitting element 212 from emitting light. - 特許庁