高速中継動作の英語

受信器と送信器のそれぞれのクロックのタイミングを考慮してデータを中継し、高速動作時のデータ送受信動作の安定性を向上させるデータ中継装置およびこれを含む半導体集積回路を提供する。例文帳に追加

To provide a data relay apparatus which relays data in consideration of each clock timing of a receiver and transmitter and improves stability of an data transmitting/receiving operation in high speed operation and a semiconductor integrated circuit having the same. - 特許庁

ハードウエアの高速動作を抑制しながら、周波数領域において広く分散されたチャンネルを中継したい。例文帳に追加

To relay channels widely distributed in a frequency region while suppressing the high speed operation of hardware. - 特許庁

高速に動作するＡＧＣ回路を備えた電波受信装置、電波時計及び中継器を提供すること。例文帳に追加

To provide a radio wave receiver provided with an AGC circuit which operates at high speed and to provide a radio controlled clock and a repeater. - 特許庁

中継情報の登録時に並行して高速中継手段が動作することによって発生する可能性があるデータの追い越しを防止することができるシステムの提供。例文帳に追加

To provide a system capable of preventing the data from passing over by parallel operating of a high-speed repeater means when registering repeat information. - 特許庁

そのための対策として、マクロブロック１０４内に中継用素子を用意する対策法もあるが、マクロブロック内のレイアウト変更により内部の高速動作が保証できなくなる。例文帳に追加

As its countermeasure, there is a remedy method for preparing an element for a trunk in the block 104, but a high speed operation therein cannot be guaranteed due to a change of the layout in the block. - 特許庁

本発明は、複数の移動機との中継動作を行なう移動通信システムに関し、個々の移動機との信号が前後して到着すること無く、高速に通信できる移動通信システムの回線選択方法及び移動通信システムを提供する点にある。例文帳に追加

To attain high speed communication without the random arrival of signals from each mobile unit in a mobile communication system where signals of a plurality of mobile units are relayed. - 特許庁

このブリッジ論理デバイスは該１つ以上の高性能プロセッサの下の該システムのステータスを保守するハイパーバイザ動作論理回路と、該１つ以上の高性能プロセッサと該ハイパーバイザプロセッサとのプロセッサ言語間の翻訳をするプロセッサ言語翻訳論理回路と、第１、第２、及び第３ポートを有し該３つのポートのうち任意２つの間でデータを双方向に中継する高速バススイッチとを備える。例文帳に追加

The bridge logical device includes a hypervisor operation logic circuit that maintains a status of the system under the at least one high-performance processor, a processor language translation logic circuit that translates processor languages between the at least one high-performance processor and the hypervisor processor, and a high-speed bus switch that has first, second, and third ports and bidirectionally relays data between any two of the three ports. - 特許庁