clock scanとは 意味・読み方・使い方

The double clock extraction circuit, the clock mask circuit, and the scan flip-flop are provided, corresponding to the plurality of the clock domains.例文帳に追加

ダブルクロック抽出回路と、クロックマスク回路と、スキャンフリップフロップとは、複数のクロックドメインに対応して設けられる。 - 特許庁

During a scan test, first and second clock control sections 106, 107 select a scan clock input terminal 104 by a control signal from a control signal input terminal 105 to supply clock paths 108, 109 with a clock during the scan test.例文帳に追加

第１、第２のクロック制御部１０６、１０７は、スキャンテスト時に、制御信号入力端子１０５からの制御信号によってスキャンクロック入力端子１０４を選択し、クロックパス１０８、１０９へスキャンテスト時のクロックを供給する。 - 特許庁

A multiphase clock supplying circuit 50 is installed, which generates a scan clock signal SCK (k) of (n+1) arising from the clock signal SCLK for test indicating implementation of scan path test, with no overlap mutually and in sequence, to supply the generated scan clock signal SCK (k) to scan flip-flop SFF of (n-1) and one scan flip-flop SFF*.例文帳に追加

スキャンパステストの実行を示すテスト用クロック信号ＳＣＬＫから互いに重複せず順に立ち上がる（ｎ＋１）個のスキャンクロック信号ＳＣＫ（ｋ）を生成する多相クロック供給回路５０を設け、生成したスキャンクロック信号ＳＣＫ（ｋ）を（ｎ−１）個のスキャンフリップフロップＳＦＦと１個のスキャンフリップフロップＳＦＦ＊とに供給する。 - 特許庁

The sub-scan direction shift register 105 actuates a piezoelectric element 60 by transmitting two pixels of the pixel data at a time to the sub-scan direction in synchronizing with a printing timing clock and a sub-scan clock.例文帳に追加

副走査方向シフトレジスタ１０５は、印字タイミングクロック及び副走査クロックに同期して、ピクセルデータを２ピクセルずつ副走査方向に転送して、圧電素子６０を駆動させる。 - 特許庁

The clock selection circuit 52 outputs a selection clock signal based on the scan clock signal while the image reading part 10 outputs the scan clock signal, and the selection clock signal based on the system clock signal while the image reading part 10 interrupts output of the scan clock signal.例文帳に追加

クロック選択回路５２は、画像読取部１０がスキャンクロック信号を出力する間に、当該スキャンクロック信号に基づく選択クロック信号を出力し、画像読取部１０がスキャンクロック信号の出力を停止する間に、システムクロック信号に基づく選択クロック信号を出力する。 - 特許庁

During a scan test, a specific gated clock cell equipped with the scan power control terminal is stopped (operated) using the scan power control circuit 3003, thereby performing a scan test without test division.例文帳に追加

スキャンテスト中スキャン電力制御回路３００３を用いて特定のスキャン電力制御端子つきゲーテッドクロックセルを止める（動かす）ことでテスト分割なしでスキャンテストを行うことが可能となる。 - 特許庁

Then, in scan shift, the master latch 110 fetches scan shift data input SIN in a Low period of a scan shift clock SCLK1 and outputs the fetched scan shift data input SIN to the slave latch 111.例文帳に追加

そして、スキャンシフト時には、マスタラッチ１１０は、スキャンシフトデータ入力ＳＩＮをスキャンシフトクロックＳＣＬＫ１のＬｏｗ期間で取り込むと共にスレーブラッチ１１１へ出力する。 - 特許庁

The scan enable control signal generation circuit (13) receives a clock on information signal output from clock control circuits (80) (80a) and supplies a scan enable control signal to another clock control circuits (80) (80b).例文帳に追加

スキャンイネーブル制御信号生成回路（１３）は、クロック制御回路（８０）（８０ａ）から出力されるクロックオン情報信号を受けて、他のクロック制御回路（８０）（８０ｂ）にスキャンイネーブル制御信号を供給する。 - 特許庁