external clock lineとは 意味・読み方・使い方

In parallel to this, the LSI 10 generates a source clock by making a definer signal (a signal having 1/m frequency of an external clock and 1:m-1 duty ratio) synchronize with the system clock on the sending side and sends it to the LSI 20 through a source clock line 40.例文帳に追加

また、これと並行して、送り側LSI10 は、デファイナ信号（外部クロックの１／ｍの周波数を有しデューティ比が１：ｍ−１の信号）を送り側システムクロックに同期させたソースクロックを生成し、ソースクロック線40を介して受け側ＬＳＩ20へ送る。 - 特許庁

A communication control circuit 5 is operated by receiving the supply of the system clock SCK and performs communication with an external device through a bus communication line 2.例文帳に追加

通信制御回路５は、システムクロックＳＣＫの供給を受けて動作し、バス通信線２を通じて外部機器との通信を行う。 - 特許庁

The process compensating circuit adjusts tilt of the dummy bit line responding to an internal clock generated in an external clock applied from the outside of a semiconductor memory device, and issues a sense amplifier enable-signal.例文帳に追加

プロセス補償回路は、半導体メモリ装置の外部から印加される外部クロックにより生じる内部クロックに応答してダミービットラインの傾度を調節してセンスアンプイネーブル信号を発する。 - 特許庁

A refresh word line selecting circuit 15 is connected to a counter 16, the counter 16 generating a refresh-clock signal RCLK synchronizing with an external clock signal CLK and outputs it.例文帳に追加

リフレッシュワード線選択回路１５は、カウンタ１６と接続されており、該カウンタ１６は、外部クロック信号ＣＬＫと同期してリフレッシュクロック信号ＲＣＬＫを生成して出力する。 - 特許庁

A system controller IC 1 transfers data to an IC 2 in periods of a Hi pulse of a clock 56 through an external bus line 51 and to an IC 3 in Lo pulse periods of the clock 56.例文帳に追加

システムコントローラＩＣ１から外部データバスライン５１を介して、クロック５６のＨｉパルスの期間にＩＣ２へのデータを、クロック５６のＬｏパルス期間にＩＣ３へのデータを転送する。 - 特許庁

When noise is applied to the external clock and the number of external clocks is different from a predetermined value, the reading/writing control section performs next reading and writing without switching between the line memories.例文帳に追加

外部クロックにノイズが加わることにより、外部クロック数が予め定められた値と異なれば、読出書込制御部はラインメモリの切り換えをしないで、次の読み出しと書き込みを実行する。 - 特許庁

Since the autoprecharge takes place, when a column select line CSL is put in an active state, the falling time of a word line will not depend on the external clock frequency and is always made a constant.例文帳に追加

カラムセレクト線ＣＳＬがアクティブ状態になる時期からオートプリチャージが行われるため、ワード線を立ち下げる時期を外部クロックの周波数に依存させず、常に、一定とできる。 - 特許庁

Further, the device is provided with a clock phase adjusting unit 130 generating delay to a clock, where the delay is same or longer than the time taken from when the external access request is issued until when a critical path shown by a broken line in Fig.1 is passed, and the delay is also shorter than one cycle.例文帳に追加

さらに、外部アクセス要求が発せられてから図1中の破線で示されるクリティカルパスを経由するための所要時間に対し、同じかそれ以上の遅延であって、かつ、１サイクルより短い遅延をクロックに生じさせるクロック位相調整部130を備える。 - 特許庁