あどそりょうけの英語

アドレスデコード回路２８はウォブル波の位相差量を検出する。例文帳に追加

The address decoding circuit 28 detects the phase difference amount of the wobble waves. - 特許庁

この際、データの書き込みを完了したバッファ領域におけるアドレス値と、データを読み出そうとしているバッファ領域におけるアドレス値との大小関係に基づき、バッファ領域からのデータ読み出しを制御する。例文帳に追加

In this case, data reading from the buffer region is controlled based on a magnitude relation between an address value in the buffer region in which data writing is completed and an address value in the buffer region in which the data reading is being started. - 特許庁

そして、各アドレスでの反り量と予め設定した基準量とを比較して、各アドレスでデータ記録可能であるかどうかを検出する。例文帳に追加

Then the warp quantity for each address is compared with previously set reference quantity, and it is detected whether data can be recorded in each address or not. - 特許庁

色変換処理装置及びその装置におけるルックアップテーブルのアドレス領域割り付け方法例文帳に追加

COLOR CONVERSION PROCESSING APPARATUS, AND ADDRESS REGION ASSIGNING METHOD OF LOOK-UP TABLE FOR THE APPARATUS - 特許庁

アドレスで識別される複数の記憶領域にそれぞれ別々のインデクスを対応付け、記憶領域へのアドレス値を含むレコードに対応するエントリを、含まれるアドレス値毎に対応付けて作成し、そのアドレス値で識別される記憶領域に対応付けられたインデクスに登録する。例文帳に追加

Separate indexes are made to correspond respectively to a plurality of storage regions discriminated by an address, and entry corresponding to a record including an address value to the storage region is formed corresponding to each included address value, and registered in the index corresponding to the storage region discriminated by the address value. - 特許庁

記憶素子８０Ｋのアドレス２８には製造年情報が７ビットの容量で、アドレス２Ｆには製造月情報が４ビットの容量で、アドレス３３には製造日情報が５ビットの容量でそれぞれ格納されている。例文帳に追加

Production year information, production month information, and production day information are stored by a 7-bit capacity, a 4-bit capacity and a 5-bit capacity to an address 28, an address 2F and an address 33 of a memory element 80K respectively. - 特許庁

冗長アドレスメモリ領域１８には、メインメモリ領域１４内に発生した欠陥のあるメモリ領域に対応する冗長アドレスデータと、その冗長アドレスデータ用のチェックサムとが記憶される。例文帳に追加

Redundant address data corresponding to the defective memory area generated in a main memory area 14 and checksum for the redundant address data are stored in a redundant address memory area 18. - 特許庁

バンク＃０〜＃７と、バンクごとに設けられた不良救済回路１７０〜１７７と、不良アドレスを記憶する不良アドレス記憶回路１８０〜１８３と、アクセスが要求されたアドレスと不良アドレスとを比較する比較回路１９０〜１９３とを備える。例文帳に追加

The semiconductor memory device includes banks #0 to#7, defect relieving circuits 170 to 177 respectively provided for the banks, defective address storing circuits 180 to 183 storing defective addresses, and comparing circuits 190 to 193 comparing an address to which access is required and a defective address. - 特許庁