かいらりてぃの英語

改良型ステレオリソグラフィー装置例文帳に追加

IMPROVED STEREOLITHOGRAPHY APPARATUS - 特許庁

差動ダイオード・トランジスタ論理（ＤＤＴＬ）回路の改良例文帳に追加

IMPROVEMENT OF DIFFERENTIAL DIODE TRANSISTOR LOGIC(DDTL) CIRCUIT - 特許庁

これらの改良は、改良型ＬＶＤＴの信号調整回路に連結される。例文帳に追加

These improvements are coupled with improved LVDT signal conditioning circuitry. - 特許庁

補正時間Ｎｔｓと記録開始予定時刻ＴＳ０とから、記録開始予定時刻ＴＳ１と、記録動作開始予定時刻ＴＳ２とが、ＴＳ１＝ＴＳ０−Ｎｔｓ、ＴＳ２＝ＴＳ０−（ＴＯＳ（動作準備時間）＋Ｎｔｓ）により算出される。例文帳に追加

Based on the correction time Nts and scheduled recording start time TS0, scheduled recording start time TS1 and scheduled recording operation start time TS2 are calculated by TS1=TS0-Nts and TS2=TS0-(TOS (operation preparation time)+Nts). - 特許庁

ＡＴＭ−ＬＡＮフレーム処理回路例文帳に追加

ATM-LAN FRAME PROCESSING CIRCUIT - 特許庁

パリティエラー復旧回路例文帳に追加

PARITY ERROR RESTORATION CIRCUIT - 特許庁

モダリティ通信解析システム、モダリティ通信解析プログラムおよびモダリティ通信解析方法例文帳に追加

MODALITY COMMUNICATION ANALYSIS SYSTEM, MODALITY COMMUNICATION ANALYSIS PROGRAM AND MODALITY COMMUNICATION ANALYSIS METHOD - 特許庁

出力電圧制御回路５は出力電流Ｉｏｕｔ（ＴＧ）や出力電圧Ｐｏｕｔ（ＴＧ）から出力電力Ｐｏｕｔ（ＴＧ）を演算する。例文帳に追加

An output voltage controlling circuit 5 calculates output power Pout (TG) from an output current Iout (TG) and an output voltage Pout (TG). - 特許庁