すずかちょう１ちょうめの英語

ガラス板１上の所定領域に形成された成長起点３のみから薄膜が成長を開始するように成分を調整した原料ガスを用いた化学蒸着（ＣＶＤ）法により、薄膜（例えば酸化錫膜等の透明導電膜）を上記所定領域に選択的に成長させる。例文帳に追加

By a chemical vapor deposition (CVD) process using a gaseous starting material in which components are regulated in such a manner that thin films start to grow only from growth starting points 3 formed at prescribed regions on a glass plate 1, thin films (e.g., transparent electrically conductive films such as tin oxide films) are selectively grown on the above prescribed regions. - 特許庁

カードセット１は、外構の部位全体を示す実例写真と，この部位の特徴となる項目を示す図面又はスケッチと，特徴となる項目の意図及び効果と，が記載された複数のカード２，３を有する。例文帳に追加

The card set 1 has a plurality of the cards 2 and 3 carrying an example photograph indicating the entire part of the areas of the landscaping, drawings or sketches indicating the items to be the characteristics of these areas and the purposes and effects of the items to be the characteristics. - 特許庁

基体粒子である鉄粉の表面に硫化スズ被膜を設層した固体潤滑材であって、該鉄粉：該硫化スズの組成質量比が１：０．１〜１：２であることを特徴とする固体潤滑材。例文帳に追加

The solid lubricant has a tin sulfide coating laid on the surface of iron powder which is substrate particles, wherein the mass ratio between the iron powder and the tin sulfide is 1:0.1 to 1:2. - 特許庁

（１）導線の上に錫合金のめっき膜層を設けて成る電子部品用リード線において、前記錫合金のめっき膜層は前記導線の直上に設けた相対的に厚めの錫めっき膜層と該錫めっき膜層上に設けた相対的に薄めの錫以外の金属膜層とから成る２層を加熱処理により単一層の錫合金膜層としたものであることを特徴とする電子部品用リード線。例文帳に追加

(1) In this lead wire for electronic parts, having a plated film layer of tin alloy on a lead wire, the plated film layer of tin alloy is a single tin alloy film layer formed by heating two layers composed of a relatively thick tin plated-layer formed directly on the conductor and a relatively thin film layer of metal excluding tin, formed on the tin plated-film layer. - 特許庁

本発明のクラスレート化合物は、実質的に組成式Ｂａ_8（Ｇａ_x、Ｓｎ_y、Ｓｂ_z）_46 （ｘ＋ｙ＋ｚ＝１、０＜ｘ＜１、０＜ｙ＜１、０＜ｚ＜１）で表されることを特徴とする。例文帳に追加

The clathrate compound is substantially represented by composition formula of Ba_8(Ga_x, Sn_y, Sb_z)_46 (x+y+z=1, 0<x<1, 0<y<1, 0<z<1). - 特許庁

ウェーハのＧａ側における１０×１０μｍ^２面積内で１ｎｍ未満の根二乗平均表面粗さを特徴とする、Ａｌ_ｘＧａ_ｙＩｎ_ｚＮ（式中、０＜ｙ≦１およびｘ＋ｙ＋ｚ＝１）を含む高品質ウェーハ。例文帳に追加

A high quality wafer comprises Al_xGa_yIn_zN (wherein 0<y≤1 and x+y+z=1) and is characterized by a root mean square surface roughness of less than 1 nm in a 10×10 μm^2 area at its Ga-side. - 特許庁

ウェーハのＧａ側における１０×１０μｍ^２面積内で１ｎｍ未満の根二乗平均表面粗さを特徴とする、Ａｌ_ｘＧａ_ｙＩｎ_ｚＮ（式中、０＜ｙ≦１およびｘ＋ｙ＋ｚ＝１）を含む高品質ウェーハ。例文帳に追加

A high quality wafer including Al_xGa_yIn_zN, wherein 0<y≤1 and x+y+z=1, with a root mean square surface roughness of less than 1 nm in an area of 10×10 μm^2 area on its Ga-side. - 特許庁

ウェーハのＧａ側における１０×１０μｍ^2面積内で１ｎｍ未満の根二乗平均表面粗さを特徴とする、Ａｌ_xＧａ_yＩｎ_zＮ（式中、０＜ｙ≦１およびｘ＋ｙ＋ｚ＝１）を含む高品質ウェーハ。例文帳に追加

A high quality wafer includes Al_xGa_yIn_zN (in the formula, 0<y≤1 and x+y+z=1) characterized by the root square average surface roughness of less than 1 nm in an area of 10×10 μm^2 on the Ga side of the wafer. - 特許庁