アドレス・バスの英語

本発明の実施形態によれば、複数のメモリ・コンポーネントに結合されたアドレス・バスについて、ウェーブパイプライン化が実施される。例文帳に追加

According to this embodiment, the formation of a wave pipeline is executed on an address bus joined to a plurality of memory components. - 特許庁

データ・アクセスを行なうために、シンクロナイザ回路は、複数のメモリ・コントローラ・チップを同期させ、その結果、メモリ・コントローラ・チップのうちの１つが、記憶装置へのアドレス・バスおよび／または制御信号を駆動する。例文帳に追加

To perform the data access, a synchronizer circuit synchronizes the multiple memory controller chips such that one of the memory controller chips drives the address bus and/or control signals to the memory device. - 特許庁

全ての装置は、アドレス・バス上でスヌープを行い、識別されたラインが所有されているのかあるは共有されているのかを学習し、適切な所有／共有信号を発行する。例文帳に追加

All devices snoop on the address bus to learn whether an identified line is owned or shared, and an appropriate owned/shared signal is issued. - 特許庁

このようにして、アドレス・バスおよびデータ・バス上にアドレスおよびデータがそれぞれ用意されると、次にチップ・セレクト信号、次に書込み信号の順にイネーブルされ、その結果、対応するメモリのアドレスに、データ・バス上のデータが書き込まれる。例文帳に追加

Accordingly, when the address and data are prepared on an address bus and a data bus, a chip-select signal and next a write signal are enabled, and as a result, the data on the data bus are written in the address of the corresponding memory. - 特許庁

ターミナル・インターフェース１６からのプログラム書き込みモード選択信号１１１をアクティブにし、書き込み／読み出し切り替え信号１１２を書き込みにすると、バス・コントロール回路１１は、ＣＰＵ１２を停止させると共に、データ・バス１０２とアドレス・バス１０３を開放させる。例文帳に追加

When a program write mode selection signal 111 received from a terminal interface 16 is activated and a write/read switching signal 112 is set up to 'write', a bus control circuit 11 stops a CPU 12 and releases a data bus 102 and an address bus 103. - 特許庁

バス信号検出部２０１において、アドレス・バスＡＤＲに伝送されるバス・アドレス信号から記憶装置２０ｂへのアクセスを検出し、データ・バスＤＡＴに伝送される記憶装置２０ｂのメモリ・アドレスをバス信号保持部２０２およびアドレス信号保持部２０３へラッチさせる。例文帳に追加

In a bus signal detection part 201, the access to the storage device 20b is detected from a bus address signal transmitted to an address bus ADR, and the memory address of the storage device 20b transmitted to a data bus DAT is latched by a bus signal retention part 202 and an address signal retention part 203. - 特許庁

続いて、バス・コントロール回路１１は、不揮発メモリ１３に書き込み用電源１０９を供給し、次に消去を行った後、ターミナル・インターフェース１６のシリアル入力データ１１４から入力されるプログラムを、アドレス・バス１０３、データ・バス１０２を用いて不揮発メモリ１３の指定されたアドレスに書き込む。例文帳に追加

Then the circuit 11 supplies writing power 109 to a non-volatile memory 13, and after executing erasing operation, writes a program inputted from serial input data 114 received through the interface 16 in a specified address of the memory 13 through the address bus 103 and the data bus 102. - 特許庁

ＣＰＵまたはその他の装置および／または分散メモリ、データ入出力バッファ、要求タグ・キューを含むキュー、コヒーレント入力キュー（"CIQ"）、およびアドレス・バス調停を実施するアドレス・コントローラを含む回路基板を、１系統以上の分割トランザクション・スヌーピング・バス・システムに差し込む。例文帳に追加

Circuit boards including CPU or other devices and/or distributed memory, data input/output buffers, queues including request tag queues, coherent input queues ('CIQ'), and address controller implementing address bus arbitration are plugged into one or more split transaction snooping bus systems. - 特許庁