スケーリング回路の英語

放送受信装置、テレビジョン放送受信装置、映像信号スケーリング回路及び映像信号スケーリング方法例文帳に追加

BROADCAST RECEIVER, TELEVISION BROADCAST RECEIVER, VIDEO SIGNAL SCALING CIRCUIT, AND VIDEO SIGNAL SCALING METHOD - 特許庁

スケーリング回路１でスムーズスケーリングが行われるとき、飛び越し再生判定回路３でスムーズスケーリング期間中に飛び越し再生されると判定されると、スムーズスケーリング開始直前の１フィールド分の画像データの書き込みが禁止される飛び越し再生を行う。例文帳に追加

When smooth-scaling is performed by a scaling circuit 1 and an interlace reproduction judging circuit 3 judges that jump reproduction will be performed during the smooth-scaling period, the interlace reproduction is performed in which it is inhibited to write image data for one field immediately before starting the smooth scaling. - 特許庁

スケーリング回路１でスケーリングを施された後、重み係数乗算回路３で重み係数を乗算された動画データと、重み係数乗算回路２で重み係数が乗算された後、スケーリング回路４でスケーリングが施されたＯＳＤデータとを、合成回路５で合成することで、合成された画像データを再生したとき、その画質がよくなる。例文帳に追加

A synthesis circuit 5 composites moving picture data that are subjected to scaling by a scaling circuit 1 and multiplied with a weight coefficient by a weight coefficient multiplication circuit 3 with OSD data subjected to scaling by a scaling circuit 4 so as to improve the image quality of the synthesized image data when the synthesized image data are reproduced. - 特許庁

ダイナミック周波数スケーリングキャッシュメモリの休止時間を利用する方法、回路及びシステム例文帳に追加

METHOD, CIRCUIT, AND SYSTEM FOR USING IDLE TIME OF DYNAMIC FREQUENCY SCALING CACHE MEMORY - 特許庁

高効率符号化方式の変換処理と、画像スケーリング処理を同一回路で実現する。例文帳に追加

To perform the conversion processing of a high efficiency encoding method and image scaling processing by one and the same circuit. - 特許庁

ダイナミック電圧スケーリングによる低消費電力集積回路装置を提供する。例文帳に追加

To provide a low-power-consumption integrated circuit device by dynamic voltage scaling. - 特許庁

半導体集積回路のイベントフォーマットファイルにおける信号イベント情報のスケーリング方法および信号イベント情報のスケーリングプログラムを記録したコンピュータ読みとり可能な記録媒体例文帳に追加

SCALING METHOD OF SIGNAL EVENT INFORMATION IN EVENT FORMAT FILE OF SEMICONDUCTOR INTEGRATED CIRCUIT AND COMPUTER READABLE RECORDING MEDIUM RECORDING SCALING PROGRAM OF SIGNAL EVENT INFORMATION - 特許庁

除数のスケーリングを行う高基数減算シフト方式かつ部分剰余に冗長二進表現を用いる除算回路において、スケーリングを簡略化し商生成を高速化する。例文帳に追加

To simplify scaling to quickly generate a quotient in a division circuit which adopts a high-base subtraction shift system, where scaling of a divisor is performed, and the redundant binary representation for a partial remainder. - 特許庁