マルチゲート素子の英語

隣接する画素電極（又は素子の電極）の間に設けられた配線との下方にマルチゲート構造のＴＦＴのチャネル形成領域を設ける。例文帳に追加

A channel formation region of a TFT with multi-gate structure is formed under wiring that is formed between adjacent pixel electrodes (or electrodes of an element). - 特許庁

バランス抵抗器の接続されたゲート間伝導領域を有するマルチゲート半導体デバイスにおいて、スイッチ素子として使用した際の低挿入損失と素子サイズを抑えつつ、オフ時の非線形性を改善する。例文帳に追加

To improve the non-linearity in the off state while keeping the insertion loss low in the case of being used as a switch element and suppressing an element size, in a multi-gate semiconductor device having an inter-gate conductive area to which a balance resistor is connected. - 特許庁

挿入損失を増大させることなくマルチゲートのゲート間の電位安定化が可能なスイッチング素子並びにそれを用いたアンテナスイッチ回路及び高周波モジュールを提供すること。例文帳に追加

To provide a switching element capable of stabilizing a potential between multiple gates without increasing insertion loss, and to provide an antenna switch circuit and a high-frequency module using the same. - 特許庁

挿入損失を増大させることなくマルチゲートのゲート間の電位安定化が可能なスイッチング素子並びにそれを用いたアンテナスイッチ回路及び高周波モジュールを提供すること。例文帳に追加

To provide a switching element capable of stabilizing electric potential between gates of multi-gates without increasing insertion loss between them, to provide an antenna switch circuit using the same, and to provide a high frequency module. - 特許庁

挿入損失を増大させることなくマルチゲートのゲート間の電位安定化が可能なスイッチング素子並びにそれを用いたアンテナスイッチ回路及び高周波モジュールを提供すること。例文帳に追加

To provide a switching element capable of stabilizing the potential between gates of a multigate without increasing insertion loss, and to provide an antenna switch circuit and a high frequency module employing it. - 特許庁

キャリアの移動度の低下を防止することが可能で、システムオンチップ用の素子として好適なマルチゲート絶縁膜を有する半導体装置及びその製造方法を提供すること。例文帳に追加

To provide a semiconductor device having a multi-gate insulating film which can prevent the mobility of carriers from reducing and is suitable as an element for a system on-chip, and to provide its manufacturing method. - 特許庁

画素スイッチング素子に用いられる、一つの半導体層に複数のゲート電極３を有するマルチゲート型ＭＩＳトランジスタにおいて、ドレイン領域５及び蓄積容量部２１に近いゲート電極３のチャネル長の寸法を他方のゲート電極３よりも長くする。例文帳に追加

In a multi-gate type MIS transistor having a plurality of gate electrodes 3 formed on a semiconductor layer and allowed to be used for pixel switching elements, the channel length of the gate electrode 3 close to a drain area 5 and an accumulated capacity part 21 is set longer than that of the other gate electrode 3. - 特許庁