メモリサイクルの英語

ＤＭＡコントローラ２４はメモリサイクルを監視し分配することで、画素データをライン順次にレート調節用バッファ２６ｄに格納させる。例文帳に追加

A DMA controller 24 monitors and distributes a memory cycle to store pixel data in the rate adjustment buffer 26d line-sequentially. - 特許庁

次に、ワンショットパルスの立ち下がりから後続のメモリサイクルのアドレススキュー期間終了までにリフレッシュを行う。例文帳に追加

Then, refreshing is made from the fall of the one-shot pulse to the end of the address skew period of a succeeding memory cycle. - 特許庁

動作の信頼性を確保しつつ、好適にメモリサイクル時間の短縮化を図ることのできる半導体記憶装置を提供する。例文帳に追加

To provide a semiconductor memory in which a memory cycle time can be shortened appropriately while securing reliability of operation. - 特許庁

前記制御段は制御ユニットがアクセスされた領域の特性に基づき継続中のメモリサイクルをパイプライン化可能にする早期パイプライン制御回路を含む。例文帳に追加

The control stage includes an early pipeline control circuit which allows the control units to pipeline pending memory cycles, based on an accessed region's characteristics. - 特許庁

ＳＤＲＡＭおよびＳＲＡＭのアドレスバス、データバスを共通化して、オートリフレッシュサイクルと、ＳＲＡＭに対するメモリサイクルを並行して実施可能なメモリ制御装置および方法を提供する。例文帳に追加

To provide a memory control device and method capable of executing an auto-refresh cycle and a memory cycle for SRAM in parallel by sharing an address bus and a data bus for SDRAM and SRAM. - 特許庁

ＳＲＡＭ仕様で動作し、リフレッシュの影響で通常のアクセスが遅延せず、メモリサイクルを従来よりも短縮可能な半導体記憶装置を提供する。例文帳に追加

To provide a semiconductor storage device that is operated based on SRAM specifications, does not delay normal access by the influence of refresh, and can reduce a memory cycle as compared with before. - 特許庁

モードレジスタ制御部７はリフレッシュ時間変更の指示を制御ファームウェア６から得ると、現在行われているメモリサイクルが終了した後に一旦メモリバスをアイドルにし、メモリのリフレッシュ間隔を短く設定するためのモードレジスタ設定サイクルを生成する。例文帳に追加

When the mode register control part 7 obtains indication of refresh time change from the control firmware 6, after a memory cycle performed now is finished, the mode register control part 7 makes a memory bus idle once, and generates a mode register setting cycle for setting refresh interval of a memory to be short. - 特許庁