モデルシミュレーションの英語

制御プログラム生成装置、制御プログラム生成装置用のプログラム、モデル書き換え装置、モデル書き換え装置用のプログラム、オブジェクトコード生成装置、オブジェクトコード生成装置用のプログラム、モデルシミュレーション装置、および、モデルシミュレーション装置用のプログラム例文帳に追加

CONTROL PROGRAM GENERATOR, PROGRAM FOR CONTROL PROGRAM GENERATOR, MODEL REWRITE DEVICE, PROGRAM FOR MODEL REWRITE DEVICE, OBJECT CODE GENERATOR, PROGRAM FOR OBJECT CODE GENERATOR, MODEL SIMULATION DEVICE, AND PROGRAM FOR MODEL SIMULATION DEVICE - 特許庁

三次元ＣＡＤシステム内での使い勝手に優れ、かつ製品設計やモデルシミュレーションにおいてデジタル部品として必要十分な性能を備える。例文帳に追加

To obtain superior usability in a three-dimensional CAD system and to provide necessary and sufficient performance for a digital component in product designing and model simulation. - 特許庁

仮想メカモデルシミュレーション装置１４は機構装置の仮想機構モデルを構築し、組込ソフトウェア実行装置１０からの入力データに応じたシミュレーション計算により動作させる。例文帳に追加

A virtual mechanical model simulation device 14 constructs a virtual mechanism model of a mechanism device and operates the virtual mechanism model with a simulation operation corresponding to input data from a built-in software performing device 10. - 特許庁

ＳｏＣデバイスの検証作業において、ハードウェアモデルシミュレーションにて発生した不具合を早急かつ少ない工数で論理検証において再現させることを可能にする。例文帳に追加

To reproduce trouble having occurred in hardware model simulation in logic verification with small man-hours, in verification work of an SoC (System on Chip) device. - 特許庁

仮想メカモデルシミュレーション装置１４には、組込ソフトウェア実行装置１０との入出力と仮想機構モデルの機構演算を実行する第１処理部１８と、第１処理部１８の空き時間を使用して仮想機構モデルの描画処理を実行する第２処理部２０とを設けている。例文帳に追加

The virtual mechanical model simulation device 14 is provided with a first processing part 18 for performing an input-output from/to the built-in software performing device 10 and a mechanism operation of the virtual mechanism model, and a second processing part 20 for using a free time of the first processing part 18 to perform plotting processing of the virtual mechanism model. - 特許庁

ハードウェアモデルシミュレーションにて不具合を発生させたテストプログラムにしたがって、そのＳｏＣデバイスのソフトウェアモデルを動作させ、その動作の過程で発生するメモリアクセス、メモリの更新待ち、レジスタアクセス、およびレジスタの更新待ちの各々をＲＴＬに変換しつつその発生順にログに記録する。例文帳に追加

A software model of the SoC device is operated according to a test program having made the trouble occur in the hardware model simulation, and memory access, an update wait of a memory, register access, and an update wait of a register occurring in a process of the operation are recorded in a log in order of the occurrence while each of them is converted into an RTL (Register Transfer Logic). - 特許庁

大規模機械の分割設計で、下位システムの設計を個別に分散配置されたコンピュータで行い、各部分のモデルの詳細度を十分に確保し、現象の再現性を良好に保ち、コンピュータモデルシミュレーションによる下位システムの各部分の設計を効率良く、迅速に行い、短期間での設計を可能にする。例文帳に追加

To provide a distributed design system and a distributed design method that can design a large scale machine in a short period of time by designing a subordinate system with each distributed computer, by assuring modeling details of each part, by keeping the good reproducibility of phenomena, and by designing fast and efficiently the subordinate systems with computer simulation. - 特許庁

複数のブロックから構成されるモデルを仕様として作成したソフトウェアに対するテストケースの妥当性を自動検証すべく、妥当性検証処理プログラム１７は、モデルシミュレーションプログラム１４と協動してテストケースによるモデルのシミュレーションを行って当該シミュレーションにより得られたブロックの入出力情報を用いてテストケースの妥当性を検証する。例文帳に追加

The validity verification processing program 17 performs simulation of a model by test case in cooperation with a model simulation program 14 in order to perform automatic verification of the validity of the test case to software created as a specifications model comprising a plurality of blocks and verifies the validity of the test case using input and output information of a block obtained by the simulation concerned. - 特許庁