一致論理の英語

さらに第１及び第２の一致検出回路２、３からの一致信号が論理和回路８に供給される。例文帳に追加

Moreover, coincident signals from the first and second circuits 2, 3 are supplied to an OR (logical sum) circuit 8. - 特許庁

メモリセルへのデータ書込後、外部からの書込データとメモリセルの読出データの論理の一致／不一致を判定する（ステップＳ３）。例文帳に追加

After data are written into a memory cell, it is determined whether the data written from the outside logically coincide with data read from the memory cell (step S3). - 特許庁

対応する画素毎の前記２値論理値の一致を判定し、各対象部分画像領域毎の一致数Ｅｊを求める。例文帳に追加

A determination is made as to whether the binary logical values of the corresponding pixels match, to obtain the number Ej of matches for each image area of concern. - 特許庁

各ＣＡＭブロックの出力ＯＵＴは、組み合わせ論理ゲート２１１がゲートする一致線ＭＬセグメントの論理電位レベルと同じである。例文帳に追加

An output OUT of each CAM block is same as a logic potential level of the match line ML segment gating a combination logic gate 211. - 特許庁

判定装置２０は、ＮＯＴ回路を通した、論理演算装置４の出力と、論理演算装置９の出力とが一致しているか否かを判定する。例文帳に追加

The determination unit 20 determines whether the output of the arithmetic logic unit 4 through a NOT circuit agrees with the output of the arithmetic logic unit 9. - 特許庁

ＲＴＬ記述の論理シミュレーション結果とゲートレベルの論理シミュレーション結果とが一致しているか否かを判定する。例文帳に追加

It is determined whether a logic simulation result of an RTL description and a gate-level logic simulation result are matched. - 特許庁

このパラレルデータ（Ｂ−１〜Ｂ−３２）は、一致／不一致検出部３により、参照データ設定部３０に予め設定された参照データと比較され、ビットごとに一致または不一致を表す論理値（Ｍ−１〜Ｍ−３２）が出力される。例文帳に追加

A coincidence/non- coincidence detection section 3 compares the parallel data (B-1-B-32) with reference data preset to a reference data setting section 30 and outputs a logical values (M-1 to M-32) denoting coincidence or non-coincidence for each bit. - 特許庁

排他的論理和器１２は誤り訂正前後で発生する不一致データを検出する。例文帳に追加

An exclusive OR unit 12 detects non-coincidence data generated before and after the error correction. - 特許庁