利得余裕の英語

オープンループ利得Ａ（ｓ）が変動しないので、位相余裕が変動せず、ＰＬＬの動作の安定性が確保される。例文帳に追加

Since the open loop gain A(s) is not fluctuated, no phase margin is fluctuated and the stability of the operation of the PLL is ensured. - 特許庁

ＤＣフィードバック差動増幅回路において、ループ利得の位相余裕を十分取ることが出来る回路構成を提供する。例文帳に追加

To provide a circuit configuration by which a sufficient phase margin of a loop gain can be taken in a DC feedback differential amplifier circuit. - 特許庁

マイクロホンＭ及びスピーカＳの前方が無反射の状態において予め測定された帰還経路Ｈ_ABの利得Ｇ０［ｄＢ］と、想定される拡声通話装置の設置環境における反射条件を考慮した余裕利得ＭＧ［ｄＢ］との和を増幅器３の利得Ｇとする。例文帳に追加

A sum of a gain G0 [dB] of a feedback path HAB measured in advance in a state that the front of a microphone M and a speaker S is set to non reflection and a marginal gain MG [dB] taking into account a reflection condition in an installed environment of an estimated loudspeaker device is selected to be the gain G of the amplifier 3. - 特許庁

電圧変換回路の入力と出力電圧の差が大きい場合にも、利得上昇を抑制し、位相余裕の減少を防ぎ、高速応答特性を得ることができる電源回路を提供する。例文帳に追加

To provide a power supply circuit restraining a gain increase, preventing a phase margin decrease, and obtaining high-speed response characteristics even when a gap between input and output voltages of a voltage converting circuit is large. - 特許庁

光ディスク装置のピックアップに搭載するアクチュエータの共振を検出し、該共振時におけるサーボループの利得または位相の余裕を確保する（４０）ことを特徴とする。例文帳に追加

The resonance of the actuator mounted on the pickup of the optical disk device is detected, and a margin of a gain or a phase of a servo loop in the resonance is secured (40). - 特許庁

デジタル補償回路２０１は、電圧制御型発振器１０４の発振ノードに、位相進みに対して負荷を印加し、位相遅れに対して負荷を減らし、最適な位相余裕が確保できるように動的に利得を制御する。例文帳に追加

The digital compensation circuit 201 dynamically controls the gain so as to secure the optimum phase margin, by applying a load to the oscillation node of the voltage controlled oscillator 104 with respect to a phase lead and decreasing the load with respect to a phase delay. - 特許庁

また、利得切替に伴う帯域劣化や位相余裕低下を抑止する為、TIA本体107の信号増幅用トランジスタに対する電流注入／電流引抜を行うためのバイアス端子を設ける。例文帳に追加

Furthermore, in order to suppress band deterioration, phase margin reduction, etc., with gain switching, a bias terminal is provided for performing current injection/current extraction on a signal amplification transistor of the TIA body 107. - 特許庁