基本クロックの英語

画素クロック生成部の一例としての画素クロック生成回路が画素クロック列を生成し、当該画素クロック列が、それぞれ複数の基本クロックおよび複数の補正クロックを含む複数のブロックから生成され、かつ、補正クロックが挿入されるパターンとしての補正パターンが相異なる複数のブロックを含む。例文帳に追加

A pixel clock generation circuit as one example of the pixel clock generation device generates a pixel clock train. - 特許庁

遅延回路３は、分周器出力クロックを、基本クロックの１周期分遅延させた遅延クロックを出力し、インバータ７は分周器出力クロックを反転させた分周器出力反転クロックを出力する。例文帳に追加

A delay circuit 3 outputs a delayed clock formed by delaying the divider output clock by one cycle of the fundamental clock and an inverter 7 outputs a divider output inverted clock by inverting the divider output clock. - 特許庁

クロック生成部は、基本クロック信号及び基本クロック信号の単位周期より短い単位周期を有する高遅延分解能クロック信号を生成する。例文帳に追加

The clock generation section generates a basic clock signal and a high-delay resolution clock signal, having a unit term shorter than that of the basic clock signal. - 特許庁

システムクロック信号生成回路５１は、基本クロック発生器５２で生成された基本クロック信号の周波数をｘ倍、１／ｘ倍に変換し、ＣＰＵ５のシステムクロック周波数を複数段階に切り換えることができる。例文帳に追加

The clock signal generating circuit 51 can convert the system clock frequency of the CPU 5 to a plurality of steps by switching the frequency of the fundamental clock generated by the fundamental clock generator 52 into x-fold or 1/x-fold frequency. - 特許庁

単写モードにおいては低速の基本クロックＣＬＫ（ＣＬＫ＝１０ＭＨｚ）が使用され、また連写モードでは高速の基本クロックＣＬＫ（ＣＬＫ＝２０ＭＨｚ）が使用される。例文帳に追加

A low speed basic clock CLK (CLK=10 MHz) is used in the single shot mode and a high speed basic clock CLK (CLK=20 MHz) is used in the consecutive shot mode. - 特許庁

基本クロック毎の重み付け部２は、演算した計測瞬時値を基本クロック周波数により除算することにより、基本クロックのパルス１個当たりの重みを算出する。例文帳に追加

A weighting section 2 at every basic clock calculates the weight per one pulse of basic clocks by dividing the calculated instantaneous measured values by a basic clock frequency. - 特許庁

多相遅延クロック発生部１は、基本クロックを順次遅延させることによって、ｎ個の位相遅延クロックからなる多相遅延クロックを発生する。例文帳に追加

A multi-phase delay clock generating part 1 generates a multi- phase delay clock, constituted of n pieces of phase delay clocks by successively delaying a basic clock. - 特許庁

クロック分配装置からの基本クロックの断を一重化装置で検出した場合、また一重化装置でクロック送信装置以外の部品故障等の障害が発生した場合でも、他一重化装置にクロック送信を絶つことなく障害装置を交換出来るクロック供給装置を提供する。例文帳に追加

To provide a clock supply device where a fault device can be replaced without interrupting clock transmission to other single device when the single device detects interruption of a basic clock from a clock distributor or even when a fault such as defective component other than a clock transmitter takes place in the single device. - 特許庁