抵抗-トランジスタ論理回路の英語

ピン留め

追加できません

(登録数上限)

単語を追加

日英・英日専門用語辞書での「抵抗-トランジスタ論理回路」の英訳

抵抗-トランジスタ論理回路

resistor transistor logic circuit，resister-transistor logic

出典元索引ランキング

「抵抗-トランジスタ論理回路」の部分一致の例文検索結果

該当件数 : 10件

例文

スピントランジスタ、リコンフィギャラブル論理回路、磁気抵抗効果素子、および磁気メモリ例文帳に追加

SPIN TRANSISTOR, RECONFIGURABLE LOGIC CIRCUIT, MAGNETO-RESISTANCE EFFECT ELEMENT, AND MAGNETIC MEMORY - 特許庁

入力回路１０１は，シュミットバッファ１１１，プルダウン抵抗１１３，Ｎトランジスタ１１５，Ｐトランジスタ１２１，Ｎトランジスタ１２２，Ｐトランジスタ１３１，Ｎトランジスタ１３２，排他的論理和ゲート１４１，およびバスドライバ１５１から構成されている。例文帳に追加

The input circuit 101 consists of a Schmitt buffer 111, a pull- down resistor 113, an N-channel transistor(TR) 115, a P-channel TR 121, an N-channel TR 122, a P-channel TR 131, an N-channel TR 132, an exclusive OR gate 141, and a bus driver 151. - 特許庁

駆動トランジスタは、ＰＭＯＳトランジスタ５２とＰＭＯＳトランジスタ５３との直列接続からなり、論理回路４２と制御電圧発生回路４５からなる基準電流発生回路は、制御電圧を定める基準電流を設定する抵抗６３および演算増幅器６１を有する。例文帳に追加

A drive transistor is constituted of the serial connection of a PMOS transistor 52 and a PMOS transistor 53 and a reference current generating circuit constituted of a logic circuit 42 and a control voltage generating circuit 45 has a resistor 63 and an operational amplifier 61 setting reference current defining control voltage. - 特許庁

強磁性体からなるソース・ドレインと有機チャネルとの間の界面抵抗が低く、良好なトランジスタ動作を実現するスピントランジスタ及び論理回路装置を提供する。例文帳に追加

To provide a spin transistor, with a low interface resistance between a source/drain made of a ferromagnetic material and an organic channel, which achieves a good transistor operation, and to provide a logic circuit device. - 特許庁

ＡＮＤ論理ゲートＧ１〜Ｇ４などで構成するトランジスタ制御回路は、これらトランジスタＴ２Ａ１〜Ｔ２Ａ４のゲートに与える信号を個別に制御することで、前記電流出力オフの際に、これら複数トランジスタＴ２Ａ１〜Ｔ２Ａ４の内でオンにするトランジスタを可変し、最適なオン抵抗が設定される。例文帳に追加

A TR control circuit, consisting of AND logic gates G1-G4 or the like individually, controls a signal given to the gates of the TRs T2A1 to T2A4 to select a TR to become conductive among a plurality of the TRs T2A1 to T2A4 in the case of a current output off state, thereby setting an optimum on-resistance. - 特許庁

多入力論理ゲート回路を構成するＭＯＳトランジスタであって、各入力端子に接続されるＭＯＳトランジスタ単体の拡散層容量と出力抵抗で決まる時定数による遅延を、可変遅延時間の最小単位として用いる。例文帳に追加

A delay determined by a time constant depending on an output resistance and a diffusion layer capacitance of a MOS transistor(TR) single body connected to each input terminal and being a component of the multi-input logic gate circuit is used for a minimum unit of the variable delay time. - 特許庁

例文

エミッタ結合型論理回路１１８は、エミッタ結合された一対のバイポーラトランジスタ１０６及び１０７により構成されたカレントスイッチと、カレントスイッチと直列接続する定電流源用ｎ型ＭＯＳトランジスタ１１０と、バイポーラトランジスタ１０６、１０７のそれぞれと直列接続され出力電圧を取り出すための抵抗手段１０８及び１０９とを含む。例文帳に追加

The emitter-coupled logic circuit 118 includes a current switch which is composed of an emitter-coupled pair of bipolar transistors 106 and 107, the n-type MOS transistor 110 for a current generator which is connected in series with the current switch and resistor means 108 and 109 which are respectively connected in series with the bipolar transistor 106 and 107 for taking out an output voltage. - 特許庁