論理和をとるの英語

次にレコード番号のビット列とビットシフトしたサイト番号の論理和をとる。例文帳に追加

Then OR between the bit string of the record number and the bit string of the bit-shifted site number is found out. - 特許庁

排他的論理和回路２２は、増幅器１４の出力信号と、それを遅延回路２４で遅延した信号との間で排他的論理和をとる。例文帳に追加

An exclusive OR circuit 22 exclusively ORs the output signal of the amplifier 14 and a signal, with which the output signal is delayed by the delay circuit 24. - 特許庁

n個の属性の論理積t個の論理和についての述語論理に関する属性ベクトル及び述語ベクトルのそれぞれの次元数をt+1にする技術を提供する。例文帳に追加

To provide a technology of setting each dimensionality of an attribute vector and a predicate vector on predicate logic for the logical sum of t logical products of n attributes to t+1. - 特許庁

ｎビットマトリクス演算回路１０には、ｎビットの入力信号Ａとｎビットの出力信号の排他的論理和をとる排他的論理和ゲートＸＯＲｘと、ｎビットの出力信号の相互の排他的論理和をとる排他的論理和ゲートＸＯＲｘの少なくとも一方を含む制御回路１１が設けられる。例文帳に追加

The n-bit matrix operation circuit 10 is arranged for a control circuit 11 including at least either an exclusive OR gate XORx taking an exclusive OR of the n-bit input signal A and the n-bit output signal or an excusive OR gate XORx taking an exclusive OR of both output signals. - 特許庁

Ｄフリップフロップ１０，１２でラッチされた信号は、排他的論理和ゲート２２で、排他的論理和をとることにより位相差量が検出される。例文帳に追加

An exclusive OR is secured via an exclusive OR gate 22 and accordingly the phase difference value is detected for the signals which are latched by the D flip-flops 10 and 12. - 特許庁

排他的論理和回路２２はテーブル２１からの初期値及び反転ビットセレクト信号と、ラッチ回路２４からの出力と排他的論理和をとる。例文帳に追加

An exclusive OR circuit 22 takes an exclusive OR of an initial value and an inversion bit select signal both from a table 21, output from a latch circuit 24. - 特許庁

さらにコンパレータ２５〜３０の出力を反転ＩＣ３１〜３６で反転し論理和ＩＣ３７〜４２に入力しＵ〜ＺのＰＷＭ駆動信号と論理和をとる。例文帳に追加

Moreover, the outputs of the comparators 25 to 30 are inverted with inverse ICs 31 to 36 and are then input to OR ICs 37 to 42 for OR- operation of the PWM drive signals of U to Z. - 特許庁

このメンバはビットDoRed , DoGreen , DoBlueについて、ビット単位の論理和を取ることで設定できる。例文帳に追加

You can set this member to the bitwise inclusive OR of the bits DoRed, DoGreen, and DoBlue. - XFree86